

ΠΑΝΕΠΙΣΤΗΜΙΟ ΔΥΤΙΚΗΣ ΑΤΤΙΚΗΣ ΤΜΗΜΑ ΜΗΧΑΝΙΚΩΝ ΠΛΗΡΟΦΟΡΙΚΗΣ ΚΑΙ ΥΠΟΛΟΓΙΣΤΩΝ

Προσομοίωση Λειτουργίας Κυκλωμάτων Υλικού για την Παραγωγή Διανυσμάτων Δοκιμής σε Τεχνικές SCAN

Ουλής Ευάγγελος Α.Μ.: 711151051 Πανεπιστήμιο Δυτικής Αττικής

ΑΘΗΝΑ ΜΑΡΤΗΣ 2022

Προσομοίωση Λειτουργίας Κυκλωμάτων Υλικού για την Παραγωγή Διανυσμάτων Δοκιμής σε Τεχνικές SCAN

> ΟΥΛΗΣ ΕΥΑΓΓΕΛΟΣ ΑΡΙΘΜΟΣ ΜΗΤΡΩΟΥ 711151051 ΕΠΙΒΛΕΠΩΝ ΚΑΘΗΓΗΤΗΣ: ΒΟΓΙΑΤΖΗΣ ΙΩΑΝΝΗΣ

ΔΗΛΩΣΗ ΣΥΓΓΡΑΦΕΑ ΠΤΥΧΙΑΚΗΣ/ΔΗΠΛΩΜΑΤΙΚΗΣ ΕΡΓΑΣΙΑΣ

Ο κάτωθι υπογεγραμμένος Ουλής Ευάγγελος του Χρήστου, με αριθμό μητρώου 711151051, φοιτητής του Πανεπιστημίου Δυτικής Αττικής της Σχολής Μηχανικών του Τμήματος Μηχανικών Πληροφορικής και Υπολογιστών, δηλώνω υπεύθυνα ότι: «Είμαι συγγραφέας αυτής της πτυχιακής/διπλωματικής εργασίας και ότι κάθε βοήθεια την οποία είχα για την προετοιμασία της είναι πλήρως αναγνωρισμένη και αναφέρεται στην εργασία. Επίσης, οι όποιες πηγές από τις οποίες έκανα χρήση δεδομένων, ιδεών ή λέξεων, είτε ακριβώς είτε παραφρασμένες, αναφέρονται στο σύνολό τους, με πλήρη αναφορά στους συγγραφείς, τον εκδοτικό οίκο ή το περιοδικό, συμπεριλαμβανομένων και των πηγών που ενδεχομένως χρησιμοποιήθηκαν από το διαδίκτυο. Επίσης, βεβαιώνω ότι αυτή η εργασία έχει συγγραφεί από μένα αποκλειστικά και αποτελεί προϊόν πνευματικής ιδιοκτησίας τόσο δικής μου, όσο και του Ιδρύματος.

Παράβαση της ανωτέρω ακαδημαϊκής μου ευθύνης αποτελεί ουσιώδη λόγο για την ανάκληση του πτυχίου μου».

Ο Δηλών Ουλής Ευάγγελος 03-Μάρτη-2022

Ευχαριστίες

Θα ήθελα να ευχαριστήσω τον επιβλέποντα καθηγητή μου Κύριο Βογιατζή Ιωάννη για την συνεργασία και την καθοδήγηση που είχαμε για την συγγραφή αυτής της εργασία, καθώς και το υλικό το οποίο μου παρείχε. Επίσης, θα ήθελα να ευχαριστήσω τους γονείς μου για την συμπαράσταση και την εμπιστοσύνη τους καθ' όλη την διάρκεια των σπουδών μου στο Πανεπιστήμιο Δυτικής Αττικής.

Περίληψη

Προσομοίωση λειτουργίας κυκλωμάτων υλικού για την παραγωγή διανυσμάτων δοκιμής σε τεχνικές SCAN

Στην παρούσα διπλωματική εργασία σχεδιάστηκαν σχήματα κυκλωμάτων με σκοπό την παραγωγή διανυσμάτων δοκιμής. Η διαδικασία του ελέγχου ενός ηλεκτρονικού κυκλώματος είναι σημαντική και σε αρκετές εφαρμογές κρίσιμη. Το ζήτημα αυτό φέρει την ανάγκη ότι η διαδικασία αυτή δεν πρέπει να είναι χρονοβόρα. Ταυτόχρονα, πρέπει κάθε σύστημα ελέγχου να εξασφαλίζει ότι οι ηλεκτρονικές συσκευές δεν θα διατίθενται στην αγορά, όταν αυτές παρουσιάζουν σφάλματα κατά την λειτουργία τους.

Στα πλαίσια της εργασίας, έχουν εκτελεστεί πειράματα με τε την μέθοδο προσομοιώσεων, για κάθε κύκλωμα που υλοποιήθηκε. Οι προσομοιώσεις έγιναν για την αξιολόγηση της ικανότητας κάθε σχήματος, να πετυχαίνει ένα «ιδανικό» ποσοστό ευρετικότητας των σφαλμάτων που μπορούν να παρουσιαστούν σε κάθε κύκλωμα ISCAS '89. Ακόμα, για τις ανάγκες της εργασίας αναπτύχθηκε προσομοιωτής ο οποίος υλοποιεί την λειτουργία όλων των προτεινόμενων σχημάτων. Ο προσομοιωτής αναπτύχθηκε από τον συντάκτη της εργασίας χρησιμοποιώντας τη γλώσσα προγραμματισμού C.

Τέλος, παραθέτουμε κάποιες τυπικές συγκρίσεις με μετρήσεις σχημάτων που παρατίθενται στην προτεινόμενη βιβλιογραφία της εργασίας.

Abstract

Hardware circuits simulation for test pattern generation using SCAN design

On this paper were designed circuit models in order to produce test patterns. The testing of an electronic circuit is important and critical on some cases. Because of there are some applications are critical, testing should not be time consuming. At the same time, a testing system should ensure that an electronic device should not be available on the market, when they contain errors in their operation.

Within this paper, some experiments have been performed in the context of simulations. Simulations were presented in order to evaluate an ideal of fault coverage on ISCAS '89 circuits. Also, in order to perform these simulations on each schema, was developed a simulator that can simulate each schema. The simulator developed using C programming language.

In the final analysis, we quote some typical comparations between schemas that are presented on suggested bibliography.

Πίνακας Περιεχομένων

1.	Εισ	αγωγή	14
	1.1	Αξιοπιστία Ηλεκτρονικών Συσκευών	14
	1.2	Κίνητρα Ελέγχου Ηλεκτρονικών Κυκλωμάτων	14
	1.3	Έλεγχος Ορθής Λειτουργίας Ενός Ηλεκτρονικού Κυκλώματος	14
	1.4	Ανίχνευση Ελαττωμάτων και Διανύσματα Δοκιμής	15
	1.5	Μέθοδοι Παραγωγής Διανυσμάτων Δοκιμής	15
	1.6	Διατάξεις Ενσωματωμένου Αυτοελέγχου	16
2.	Кик	λώματα που Χρησιμοποιούνται για την Παραγωγή Διανυσμάτων Δοκιμής	16
	2.1	Εισαγωγή	16
	2.2	Ο Καταχωρητής Ολίσθησης LFSR ως Παραγωγός Ακολουθιών	16
	2.2.	1 Καταχωρητής Ολίσθησης με Γραμμική Ανάδραση (LFSR)	17
	2.2.	2 Προσομοίωση Λειτουργίας του LFSR	20
	2.2.	3 Περίοδος Καταχωρητή Ολίσθησης LFSR	22
	2.3	Κυκλώματα Καραχωρητών LFSR και Δυαδικοί Απαριθμητές στην Παραγωγή Διανυσμάτων	22
	2.4	Καταχωρητής Ολίσθησης με Μη Γραμμική Ανάδραση (NFSR)	23
	2.4.	1 Περίοδος Παραγόμενων Διανυσμάτων του Καταχωρητή Ολίσθησης NFSR	24
	2.4.	2 Υλοποίηση Καταχωρητή Ολίσθησης με Μη Γραμμική Ανάδραση (NFSR)	25
	2.5	Δυαδικός Συσσωρευτής	25
3.	Τεχ	νικές Ενσωμάτωσης Αυτοδοκιμής	26
	3.1	Τεχνική Αυτοδοκιμής	26
	3.2	Τεχνική Αυτοδοκιμής και Παραγωγή Διανυσμάτων Δοκιμής	26
	3.3	Συστήματα Ενσωματωμένης Αυτοδοκιμής	27
	3.3.	1 Σχήμα Ελέγχου Σάρωσης (Test-Per-Scan)	27
	3.3.	2 Σχήμα Ελέγχου Ρολογιού (Test-Per-Clock)	27
	3.4	Πρόταση Σχήματος με Βάση τον Δυαδικό Συσσωρευτή (Accumulator)	27
	3.5	Scan Design	28
4.	Συσ	σωρευτής Οδηγούμενος από Καταχωρητή Ολίσθησης με Μη Γραμμική Ανάδραση	29
	4.1	Εισαγωγή	29
	4.2	Περιγραφή Κυκλώματος	29
	4.3	Προσομοίωση Κυκλώματος Παραγωγού Διανυσμάτων Δοκιμής	31
	4.4	Προσομοίωση Κάλυψη Παραγόμενων Διανυσμάτων	33
	4.5	Ποιότητα Παραγωγής Διανυσμάτων	33

4.6	Προσομοίωση Διανυσμάτων Δοκιμής σε Πραγματικά Κυκλώματα	35
5. Συ Επιλογέ	ισσωρευτής Οδηγούμενος από Καταχωρητή Ολίσθησης με Μη Γραμμική Ανάδραση και α στην Ακολουθία Σάρωσης	Εφαρμογή 37
5.1	Εισαγωγή	37
5.2	Περιγραφή Κυκλώματος	37
5.3	Ποιότητα Παραγωγής Διανυσμάτων	
5.4	Προσομοίωση Διανυσμάτων Δοκιμής σε Πραγματικά Κυκλώματα	40
5.5	Αξιολόγηση Αποτελεσμάτων Προσομοίωση	42
6. Συ Πολλαπ	ισσωρευτής Οδηγούμενος από Καταχωρητή Ολίσθησης με Μη Γραμμική Ανάδραση και ιλών Καταχωρητών Σάρωσης	Εφαρμογή 43
6.1	Εισαγωγή	43
6.2	Περιγραφή Κυκλώματος	43
6.3	Προσομοίωση Λειτουργίας Κυκλώματος Παραγωγής Διανυσμάτων Δοκιμής	44
6.4	Προσομοίωση Παραγόμενων Διανυσμάτων σε Πραγματικά Κυκλώματα	45
6.5	Αξιολόγηση Προσομοιώσεων Συσσωρευτή	46
7. Συ Δύο Δια	ισσωρευτής Οδηγούμενος από Καταχωρητή Ολίσθησης με Μη Γραμμική Ανάδραση και αστάσεων Καταχωρητή Σάρωσης	Εφαρμογή 47
7.1	Εισαγωγή	47
7.2	Περιγραφή Κυκλώματος	47
7.3	Ποιότητα Παραγωγής Διανυσμάτων	49
7.4	Προσομοίωση Παραγόμενων Διανυσμάτων σε Πραγματικά Κυκλώματα	50
8. Συ Κρατούι	ισσωρευτής Οδηγούμενος από Καταχωρητή Ολίσθησης με Μη Γραμμική Ανάδραση με μενου και Υλοποίηση Δύο Διαστάσεων Καταχωρητή Σάρωσης	Επιστροφή 53
8.1	Εισαγωγή	53
8.2	Περιγραφή Κυκλώματος	53
8.3	Κάλυψη Διανυσμάτων και Ποιότητα Παραγωγής	55
8.4	Προσομοίωση Διανυσμάτων Δοκιμής σε Πραγματικά Κυκλώματα	55
9. Συ	μπεράσματα	56
Βιβλιογ	ραφία	58

1. Εισαγωγή

1.1 Αξιοπιστία Ηλεκτρονικών Συσκευών

Η αύξηση της παραγωγής ηλεκτρονικών συσκευών είναι τεράστια. Η μείωση του κόστους και η αύξησης της ταχύτητας των ηλεκτρονικών συσκευών είναι αναγκαία αφού έχουν γίνει στοιχείο της καθημερινότητας του ανθρώπου. Η χρήση των ηλεκτρονικών συσκευών εκτείνεται σε ένα φάσμα εφαρμογών που αγγίζει έως και κρίσιμες για τον άνθρωπο εφαρμογές, όπως για παράδειγμα τα αυτόνομα οχήματα. Ως εκ τούτου, η ανάγκη για υψηλής αξιοπιστίας ηλεκτρονικές συσκευές είναι μεγάλη και σε αρκετές εφαρμογές κρίσιμη.

Μία ηλεκτρονική συσκευή χαρακτηρίζεται ως αξιόπιστη όταν έχει προηγηθεί ένας διεξοδικός έλεγχος ορθής λειτουργίας. Παράγοντες όπως οι διασυνδέσεις σε επίπεδο πλακέτας και των ολοκληρωμένων κυκλωμάτων μπορούν να επηρεάσουν την ορθή λειτουργία ενός ηλεκτρονικού κυκλώματος.

1.2 Κίνητρα Ελέγχου Ηλεκτρονικών Κυκλωμάτων

Ο χρόνος ο οποίος απαιτείται για την διάθεση μίας ηλεκτρονικής συσκευής στην αγορά είναι κρίσιμος παράγοντας και έρχεται σε σύγκρουση με την ανάγκη για έλεγχο των ελαττωμάτων μιας ηλεκτρονικής συσκευής, αφού η διαδικασία του ελέγχου απαιτεί χρόνο. Όσο μεγαλύτερος είναι αυτός ο χρόνος, τόσο μικρότερο είναι το μερίδιο της αγοράς στο οποίο στοχεύει μία μονάδα παραγωγής. Βέβαια, μπορεί ο έλεγχος μίας ηλεκτρονικής συσκευής να αποτελεί μια χρονοβόρα διαδικασία, αλλά αρκετές εφαρμογές το απαιτούν λόγω της κρισιμότητας τους.

1.3 Έλεγχος Ορθής Λειτουργίας Ενός Ηλεκτρονικού Κυκλώματος

Ο έλεγχος της ορθής λειτουργίας ενός ηλεκτρονικού κυκλώματος αποτελεί μία διαδικασία η οποία μπορεί πειραματικά να αποδείξει την αξιοπιστία μίας ηλεκτρονικής συσκευής. Η διαδικασία αυτή αποτελείται από ένα πείραμα κατά τη διάρκεια του οποίου εφαρμόζονται στις εισόδους του ηλεκτρονικού κυκλώματος, που βρίσκεται υπό τη διενέργεια ελέγχου, μία ακολουθία διανυσμάτων δοκιμής. Η έξοδος του ηλεκτρονικού κυκλώματος παρατηρείται και συγκρίνεται με μία αναμενόμενη ακολουθία διανυσμάτων.

Όταν η πραγματική ακολουθία εξόδου συμπίπτει με την προσδοκώμενη ακολουθία διανυσμάτων εξόδου τότε συμπεραίνουμε ότι το ηλεκτρονικό κύκλωμα λειτουργεί ορθά για την συγκεκριμένη δοκιμή. Στην περίπτωση που παρατηρηθεί ένα διάνυσμα στην έξοδο το οποίο δεν ανήκει το σύνολο των αναμενόμενων ακολουθιών τότε λέμε ότι παρατηρήθηκε ένα σφάλμα ή ότι ανιχνεύτηκε ένα ελάττωμα στο υπό έλεγχο ηλεκτρονικό κύκλωμα. Ένα ηλεκτρονικό κύκλωμα δεν έχει σφάλματα όταν για κάθε ακολουθία δοκιμής που εφαρμόζεται στην είσοδό του, στην έξοδο το αποτέλεσμα που παρατηρείται συμπίπτει με την αντίστοιχη προσδοκώμενη έξοδο.

Μέσω αυτής της διαδικασίας υλοποιείται ένα σύστημα ελέγχου ορθής λειτουργίας ενός ηλεκτρονικού κυκλώματος.

Ένα σύστημα ελέγχου ορθής λειτουργίας ηλεκτρονικών κυκλωμάτων αποτελείται από τη σχεδίαση ενός ηλεκτρονικού κυκλώματος με τέτοιο τρόπο που να κάνει ένα κύκλωμα εύκολα ελέγξιμο. Οι κύριες ενέργειες που υλοποιεί είναι η εξαγωγή διανυσμάτων δοκιμής και η εφαρμογή των διανυσμάτων δοκιμής για την διαπίστωση μη παρουσίας ελαττωμάτων. Το τελευταίο στάδιο εξαρτάται από την ποιότητα των διανυσμάτων που θα εφαρμοστούν σε ένα κύκλωμα κατά το στάδιο του ελέγχου.

1.4 Ανίχνευση Ελαττωμάτων και Διανύσματα Δοκιμής

Τα ελαττώματα ενός ηλεκτρονικού κυκλώματος μπορούν να ανιχνευτούν με την διεξαγωγή ενός πειράματος στο υπό έλεγχο ηλεκτρονικό κύκλωμα. Το πείραμα αυτό αποτελείται από την εφαρμογή δυαδικών διανυσμάτων, γνωστά και ως διανύσματα δοκιμής, στην είσοδο του ηλεκτρονικού κυκλώματος και την μελέτη της εξόδου. Οι κατηγορίες των ελαττωμάτων που μπορούν να ανιχνευτούν από την εφαρμογή διανυσμάτων δοκιμής είναι τα συνδυαστικά και τα ακολουθιακά ελαττώματα. Τα συνδυαστικά ελαττώματα μπορούν να παρατηρηθούν ύστερα από την εφαρμογή ενός διανύσματος δοκιμής στις εισόδους του κυκλώματος. Αντίθετα, τα ακολουθιακά ελαττώματα μπορούν να γίνουν αντιληπτά με την εφαρμογή μιας ακολουθίας διανυσμάτων δοκιμής.

Στη σύγχρονη επιστημονική κοινότητα, παρατηρείται έντονο ενδιαφέρον για την μελέτη των ακολουθιακών ελαττωμάτων ενός ηλεκτρονικού κυκλώματος.

Μία πρακτική λύση για τον έλεγχο της ορθής λειτουργίας ενός ηλεκτρονικού κυκλώματος είναι η ενσωμάτωση του ελέγχου πάνω στο ίδιο ηλεκτρονικό κύκλωμα. Η ιδέα αυτή υλοποιείται με την χρήση τεχνικών ελέγχου αυτοδοκιμής (Built-In Self Test). Η τεχνική αυτή βασίζεται στην παραγωγή των διανυσμάτων δοκιμής καθώς και τη συμπίεση των αποκρίσεων όταν αυτές υλοποιούνται από το ίδιο το ηλεκτρονικό κύκλωμα στο οποίο πραγματοποιείται η διενέργεια του ελέγχου.

Δύο από τα σημαντικότερα πλεονεκτήματα αυτής της μεθόδου είναι ότι η διαδικασία ελέγχου πραγματοποιείται στην ταχύτητα λειτουργίας του εκάστοτε ηλεκτρονικού κυκλώματος και έτσι είναι βέβαιο ότι το κύκλωμα λειτουργεί ορθά στην ταχύτητα του, ύστερα από την μη παρουσία σφαλμάτων κατά την εφαρμογή των διανυσμάτων. Ακόμα, λόγω του ότι οι διαδικασίες της παραγωγής διανυσμάτων δοκιμής και της αξιολόγηση των αποκρίσεων στην έξοδο του κυκλώματος είναι διαδικασίες οι οποίες εκτελούνται από το ίδιο το ηλεκτρονικό κύκλωμα, αποφεύγεται το κόστος της χρήσης μεμονωμένων κυκλωμάτων ελέγχου (testers), οι οποίοι έχουν υψηλό κόστος.

1.5 Μέθοδοι Παραγωγής Διανυσμάτων Δοκιμής

Η παραγωγή διανυσμάτων δοκιμής για την εφαρμογή στις εισόδους ενός ηλεκτρονικού κυκλώματος μπορεί να γίνει με δύο τρόπους. Οι δύο αυτοί τρόποι που αναφέρονται και στη βιβλιογραφία, είναι η εξαντλητική και η ψευδοτυχαία παραγωγή διανυσμάτων. Η εξαντλητική παραγωγή διανυσμάτων μπορεί να επιτυγχάνει πλήρη (100%) κάλυψη ελαττωμάτων ενός ηλεκτρονικού κυκλώματος. Αντίθετα, στην ψευδοτυχαία παραγωγή διανυσμάτων δοκιμής ενδεχομένως να επιτυγχάνεται πλήρης ή μερική κάλυψη ελαττωμάτων ενός ηλεκτρονικού κυκλώματος. Αντίθετα, στην ψευδοτυχαία παραγωγή διανυσμάτων δοκιμής ενδεχομένως να επιτυγχάνεται πλήρης ή μερική κάλυψη ελαττωμάτων πορεί να επιτυγχάνεται πλήρης ή μερική κάλυψη ελαττωμάτων δοκιμής του το πλήθος των διανυσμάτων δοκιμής που εφαρμόζοντας λιγότερα διανύσματα δοκιμής. Βέβαια, το πλήθος των διανυσμάτων δοκιμής που εφαρμόζονται στην πρώτη περίπτωση είναι μεγάλο και αυξάνεται εκθετικά όσο το πλήθος των εισόδων του ηλεκτρονικού κυκλώματος μεγαλώνει.

Καθώς το κόστος του ελέγχου ενός ηλεκτρονικού κυκλώματος αυξάνεται, όταν το πλήθος των εισόδων του είναι μεγάλο, και θεωρώντας ότι αυτό έχει αυξητική τάση όταν τα ηλεκτρονικά κυκλώματα εξελίσσονται, προκύπτει η ανάγκη ο έλεγχος των ηλεκτρονικών κυκλωμάτων να γίνεται με τυχαίο τρόπο. Αυτό μπορεί να επιτευχθεί με την τροφοδότηση αυτών με τυχαία διανύσματα δοκιμής. Ο εξαντλητικός έλεγχος ορθής λειτουργίας γίνεται πλέον ανεπιθύμητος. Στην επόμενη ενότητα θα παρουσιάσουμε διατάξεις κυκλωμάτων που χρησιμοποιούνται σήμερα για να υλοποιήσουν μία ψευδοτυχαία παραγωγή διανυσμάτων δοκιμής με σκοπό την πραγματοποίηση ελέγχου σε πεπερασμένο αριθμό κύκλων ακόμα και σε περιπτώσεις όπου τα ηλεκτρονικά κυκλώματα εκτείνονται σε μεγαλύτερου μεγέθους εισόδων.

1.6 Διατάξεις Ενσωματωμένου Αυτοελέγχου

Οι διατάξεις ενσωματωμένου αυτοελέγχου (Built-In Self-Test, BIST) οι οποίες παρουσιάζονται στα [1], [2] και [3] βασίζονται σε κυκλώματα με αθροιστές (adders), πολλαπλασιαστές (multipliers) και καταχωρητές ολίσθησης. Ως εκ τούτου αυτά τα κυκλώματα καλούνται και ως αριθμητικά BISTs (arithmetic BISTs). Το πλεονέκτημα που φέρουν αυτού του τύπου τα κυκλώματα BIST είναι ότι λόγω της επαναχρησιμοποίησης των υπαρχόντων δομοστοιχείων, on-chip ηλεκτρονικών υλικών, μειώνονται οι επιπλέον προσθήκες και υπερφόρτωση των κυκλωμάτων και παρατηρείται αύξηση της απόδοσης των κυκλωμάτων.

Στόχος της εργασίας είναι η παρουσίαση κυκλωμάτων παραγωγής διανυσμάτων, γνωστών και ως παραγωγοί διανυσμάτων δοκιμής (Test Patters Generators, TPG). Ο κύριος στόχος των (TPG) κυκλωμάτων είναι η παραγωγή διανυσμάτων δοκιμής τα οποία αξιοποιούνται και οδηγούνται ως είσοδοι σε ηλεκτρονικά κυκλώματα για τον έλεγχο του επιπέδου των ελαττωμάτων που προκύπτουν κατά τη λειτουργία τους. Το κύκλωμα που τοποθετείται σε κατάσταση ελέγχου είναι γνωστό και ως (Circuit Under Test, CUT).

Κυκλώματα που Χρησιμοποιούνται για την Παραγωγή Διανυσμάτων Δοκιμής

2.1 Εισαγωγή

Όπως αναφέραμε στην προηγούμενη ενότητα, η διαδικασία ελέγχου ενός ηλεκτρονικού κυκλώματος αποτελείται από τα βήματα της παραγωγής διανυσμάτων δοκιμής και της σύγκρισης των αποκρίσεων με τις αναμενόμενες. Στη συνέχεια θα αναλύσουμε διεξοδικά μεθοδολογίες που χρησιμοποιούνται για την παραγωγή διανυσμάτων δοκιμής, για τον αποδοτικό έλεγχο ενός ηλεκτρονικού κυκλώματος.

Τα κυκλώματα παραγωγής διανυσμάτων δοκιμής που αποτυπώνονται στη βιβλιογραφία χρησιμοποιούν απλά δομοστοιχεία όπως στοιχεία αθροιστών και καταχωρητών.

2.2 Ο Καταχωρητής Ολίσθησης LFSR ως Παραγωγός Ακολουθιών

Για την παραγωγή δυαδικών ακολουθιών μπορεί να χρησιμοποιηθεί ένας δυαδικός απαριθμητής. Οι δυαδικοί απαριθμητές έχουν την δυνατότητα να λειτουργήσουν και ως παραγωγοί δυαδικών ακολουθιών παράγοντας εξαντλητικά όλους τους δυαδικούς συνδυασμούς 2^{k,} όπου k το πλάτος του κυκλώματος απαριθμητή. Ένα άλλο κύκλωμα το οποίο θεωρείται καλύτερο από έναν απλό δυαδικό απαριθμητή είναι ο καταχωρητής ολίσθησης με γραμμική ανάδραση (Linear Feedback Shift Register – LFSR)¹.

Η χρήση των κυκλωμάτων των καταχωρητών ολίσθησης LFSR έχει μελετηθεί στα πλαίσια του ελέγχου υπολογιστικών κυκλωμάτων, για την παραγωγή διανυσμάτων δοκιμής σε περιβάλλοντα ενσωματωμένου αυτό-ελέγχου (Built-in Self-test environments). Τα κυκλώματα LFSR αποτελούν ελκυστικό στοιχείο για την χρήση τους σε ποικίλες εφαρμογές, ωστόσο παρατηρείται εκτεταμένη η χρήση αυτών σε κυκλώματα παραγωγής διανυσμάτων δοκιμής σε συστήματα (TPG).

Κάποια από τα πλεονεκτήματα που προσφέρουν οι καταχωρητές ολίσθησης με γραμμική ανάδραση (LFSR) είναι τα εξής [4]:

- Έχουν απλή και αρκετά κανονική δομή,
- Το χαρακτηριστικό της ολίσθησης (shift property) μπορεί εύκολα να ενσωματωθεί στα περιβάλλοντα (Scan Design),
- Έχουν την ικανότητα εξαντλητικής παραγωγής αλλά και παραγωγής τυχαίων (ή ψευδο-τυχαίων) διανυσμάτων.

2.2.1 Καταχωρητής Ολίσθησης με Γραμμική Ανάδραση (LFSR)

Ο LFSR είναι ένα γραμμικό κύκλωμα που αποτελείται από πύλες αποκλειστικής διάζευξης (Exclusive Or -XOR) και μονάδες μνημών (Flip-Flops). Η συνδεσμολογία μεταξύ των Flip-Flops (FF) είναι γραμμική και η έξοδος κάθε Flip-Flop οδηγείται στην είσοδο του επόμενου δημιουργώντας έτσι έναν γραμμικό καταχωρητή ολίσθησης. Σε κάποια σημεία αυτής της ακολουθίας, είναι τοποθετημένες πύλες XOR οι οποίες καθορίζουν το σήμα ανάδρασης (feedback signal). Το σήμα ανάδρασης μπορεί ωστόσο να υλοποιηθεί τοποθετώντας μία πύλη XOR οδηγούμενη από τις εξόδους δύο ή περισσοτέρων μονάδων μνημών (Flip Flop) και της επιστροφή αυτού στην είσοδο του πρώτου για την τροφοδότηση του λιγότερου σημαντικού καταχωρητή Flip-Flop της διάταξης, όπως αυτή περιγράφτηκε.

Ταχύτητα και Εμβαδό Κυκλώματος

Ο χρόνος και το εμβαδό (Time and Chip Area) ενός καταχωρητή LFSR είναι τα δύο χαρακτηριστικά που το κάνουν καλύτερο από τους συμβατικούς δυαδικούς απαριθμητές. Επιπλέον, οι καταχωρητές ολίσθησης LFSR κάνουν αποτελεσματική τη διάταξη των κυκλωμάτων όταν χρησιμοποιούνται από κυκλώματα παραγωγής διανυσμάτων (Test Pattern Generators – TPG) και κυκλώματα ανάλυσης απόκρισης (Output Response Analyzers).

Η μείωση του χρόνου που επιτυγχάνεται αντικαθιστώντας τους συμβατικούς απαριθμητές με κυκλώματα καταχωρητών ολίσθησης LFSR, είναι ανάλογη της μείωσης του χρόνου που παρατηρείται στην μετάβαση από μια στην επόμενη κατάσταση. Στα κυκλώματα καταχωρητών LFSR κάθε κατάσταση διαρκεί όσο ένας κύκλος ρολογιού (clock cycle), αντί των συμβατικών απαριθμητών όπου διαρκεί περισσότερο χρόνο,

¹ Ο καταχωρητής ολίσθησηςμ γραμμική ανάδραση (LFSR) είναι ένας καταχωρητής ολίσθησης, του οποίου η είσοδος είναι μια γραμμική συνάρτηση της προηγούμενης κατάστασης. Η λειτουργία του είναι ντετερμινιστική και οι τιμές που παράγονται καθορίζονται πλήρως από την στιγμιαία ή την επόμενη κατάσταση.

αφού το κόστος των υπολογισμών είναι μεγαλύτερο. Επίσης, η παράλληλη παραγωγή ζευγών ασύνδετων υπο-ακολουθιών μπορεί να επιτευχθεί πιο αποτελεσματικά [5].

Η διαδικασία υπολογισμού της επόμενης κατάστασης, γνωστή στη βιβλιογραφία και ως συνάρτηση μετάβασης, στην υλοποίηση των καταχωρητών ολίσθησης LFSR απαιτεί μόνο έναν αριθμό τελεστών XOR. Σε αντίθεση, με τους αθροιστές (carry-look-ahead) που απαιτούν μεγαλύτερη υπερφόρτωση του κυκλώματος. Επομένως, η αντικατάσταση των συμβατικών απαριθμητών με απαριθμητές LFSR μειώνουν τις απαιτήσεις στον όγκο του κυκλώματος [5].

Υλοποιήσεις Καταχωρητών Ολίσθησης με Γραμμική Ανάδραση LFSR

Δύο υλοποιήσεις καταχωρητών ολίσθησης LFSR διακρίνονται, αυτοί που εφαρμόζουν εξωτερική ανάδραση (External Linear Feedback Shift Registers) και αυτοί που εφαρμόζουν εσωτερική ανάδραση (Internal Linear Feedback Shift Register). Σημειώνεται ότι αυτοί που εφαρμόζουν εσωτερική ανάδραση πετυχαίνουν υψηλότερες συχνότητες στα παραγόμενα διανύσματα.

Οι δύο αυτές υλοποιήσεις δεν συμπεριφέρονται το ίδιο και τα διανύσματα που παράγονται σε κάθε υλοποίηση διαφέρουν. Το μόνο χαρακτηριστικό που επηρεάζεται από το σήμα ανάδρασης είναι η ακολουθία των διανυσμάτων που παράγονται κατά την λειτουργία. Παρ' όλα αυτά, το πλήθος των διανυσμάτων που παράγονται είναι το ίδιο.

Στην διάταξη της εσωτερικής ανάδρασης (Internal Feedback) των καταχωρητών ολίσθησης LFSR εφαρμόζονται διάσπαρτοι τελεστές (XOR) γραμμικά στα στοιχεία μνήμης (flip-flop), ενώ στην διάταξη της εξωτερικής ανάδρασης (External Feedback) εφαρμόζονται τελεστές γραμμικά στο σήμα ανάδρασης (feedback).

Για ορισμένες διαμορφώσεις του LFSR, οι παραγόμενες ακολουθίες παρουσιάζουν μια ψευδο-τυχαία ακολουθιακή συνοχή.



Εικόνα 2.1: Γραφική αναπαράσταση των δύο υλοποιήσεων. Στα αριστερά διακρίνεται η υλοποίηση ενός κυκλώματος καταχωρητή ολίσθησης LFSR που εφαρμόζει Εξωτερική Ανάδραση ενώ στα δεξιά αναπαρίσταται η υλοποίηση ενός LFSR που εφαρμόζει εσωτερική ανάδραση.

Περιγραφή του LFSR

Ο δυαδικός καταχωρητής ολίσθησης με γραμμική ανάδραση (binary linear feedback shift register LFSR) μήκους s είναι ένας καταχωρητής μήκους s-bit. Για μία χρονική στιγμή, έστω t, όπου το $t \ge 0$, για το

περιεχόμενο της θέσης
 i ισχύει ότι a
i $^t \in \{0,1\}$ για $0 \le i \le s-1$. Η κατάσταση του καταχωρητή¹, τη χρονική στιγμή
t δίνεται από το διάνυσμα $S_{(t)} = a_{s-1}^{(t)}, a_{s-2}^{(t)}, \dots, a_0^{(t)}$. Η κατάσταση για τη χρονική στιγμή t+1 δίνεται από το διάνυσμα
 $s_{t+1} = \left(\alpha_{s-1}^{(t+1)}, \alpha_{s-2}^{(t+1)}, \dots, \alpha_0^{(t+1)}\right)$ όπου $\alpha_i^{(t+1)} = \alpha_{i+1}^{(t)}$ για $0 \le i \le s-2$.

Συνάρτηση Μετάβασης του Καταχωρητή Ολίσθησης LFSR

Η κάθε κατάσταση ενός καταχωρητή ολίσθησης LFSR υπολογίζεται από μία συνάρτηση η οποία υλοποιεί ένα πολυώνυμο S_(x) με συντελεστή που ανήκει στο GF (2)² και μέγιστο βαθμό n-1.

Ένα κύκλωμα LFSR πρέπει να αρχικοποιείται και να εκκινεί από μια κατάσταση η οποία είναι μη μηδενική. Το μέγιστο μήκος της ακολουθίας συνδυασμών που ο ένας καταχωρητής ολίσθησης μπορεί να παράξει είναι 2ⁿ-1, καθώς πρέπει να σημειώσουμε ότι ο μηδενικός συνδυασμός (0s ή 00...0) δεν παράγεται.

Μέγιστο Μήκος Συνάρτησης Μετάβασης του LFSR

Η ιδανική εκδοχή ενός κυκλώματος ολίσθησης LFSR είναι όταν αυτό εφαρμόζει στην συνάρτηση μετάβασης το μέγιστο μήκος, γνωστό και ως (*Maximal Length*), αλλά και ως πολυώνυμο σύνδεσης (*connection polynomial*). Είναι ένα χαρακτηριστικό που διακρίνεται όταν η συνάρτηση μετάβασης p(x) του καταχωρητή ολίσθησης LFSR εφαρμόζει το πρωτόγονο πολυώνυμο (primitive polynomial). Στην περίπτωση αυτή, κάθε μη-μηδενική ακολουθία (s-bit) του καταχωρητή ολίσθησης S, η ακολουθία S₀, S₁, S₂, ..., S₂^s-2 αναπαρίσταται για όλα τα 2^s-1 μη-μηδενικά διανύσματα s-bit. Οι καταχωρητές ολίσθησή LFSR μεγίστου μήκους (*Maximal Length*), έχουν την ικανότητα να παράγουν ψευδο-τυχαία (pseudorandomness) δυαδικά διανύσματα και για αυτό το λόγο χρησιμοποιούνται σε κυκλώματα παραγωγής διανυσμάτων δοκιμής.

Για κάθε μήκος καταχωρητή ολίσθησης LFSR υπάρχει τουλάχιστον ένα πρωτόγονο πολυώνυμο (primitive polynomial), το οποίο κάνει το κύκλωμα του LFSR να λειτουργεί με ιδανικό τρόπο όταν αυτό εφαρμόζεται στη συνάρτηση μετάβασης. Στον παρακάτω πίνακα (Πίνακας 2.1) γίνεται μία σύντομη αντιστοίχιση των πρωτόγονων πολυωνύμων με το μέγεθος των καταχωρητών ολίσθησης LFSR. Ο πίνακας καλύπτει τα κυκλώματα LFSR που έχουν μήκος που ανήκει στο διάστημα [2, 30]. Στην αριστερή στήλη καταγράφεται το μήκος του LFSR και στην δεξιά στήλη το αντίστοιχο πρωτόγονο πολυώνυμο με τον ελάχιστο αριθμό πυλών XOR το οποίο μπορεί να εφαρμοστεί στην συνάρτηση μετάβασης. [6]

¹ Ως κατάσταση του καταχωρητή νοείται η ακολουθία με το περιεχόμενο της κάθε θέσης του, δηλαδή το περιεχόμενο την κάθε μονάδας μνήμης (flip-flop).

² Στα μαθηματικά, ένα πεπερασμένο πεδίο ή πεδίο Galois είναι ένα πεδίο που περιέχει έναν πεπερασμένο αριθμό στοιχείων. (Finite field, <u>https://en.wikipedia.org/wiki/Finite_field#Matrix_forms</u>)

Degree (n)	Polynomial
2, 3, 4, 6, 7, 15, 22	x ⁿ + x + 1
5, 11, 21, 29	$x^{n} + x^{2} + 1$
8, 19	$x^{n} + x^{6} + x^{5} + x + 1$
9	$x^{n} + x^{4} + 1$
10, 17, 20, 25, 28	x ⁿ + x ³ + 1
12	$x^{n} + x^{7} + x^{4} + x^{3} + 1$
13, 24	$x^{n} + x^{4} + x^{3} + x + 1$
14	$x^{n} + x^{12} + x^{11} + x + 1$
16	$x^{n} + x^{5} + x^{3} + x^{2} + 1$
18	$x^{n} + x^{7} + 1$
23	x ⁿ + x ⁵ + 1
26, 27	$x^{n} + x^{8} + x^{7} + x + 1$
30	$x^{n} + x^{16} + x^{15} + x + 1$

Πίνακας 2.1: Πίνακας αναπαράστασης θεμελιακού πολυωνύμου με την χρήση του ελάχιστου αριθμού XOR πυλών για κάθε μέγεθος του καταχωρητή ολίσθησης LFSR. Πηγή: C. Stroud, Dept. of EDE, Auburn Univ. 10/04. [6]

Κατασκευή LFSR

Η κατασκευή του κυκλώματος καταχωρητή ολίσθησης LFSR είναι απλή. Για την κατασκευή απαιτείται ένας αριθμός μονάδων μνημών (D flip-flop), καθώς και [wt(p(x)) – 1] σε πλήθος πυλών αποκλειστικής διάζευξης (XOR) δύο εισόδων, όπου [wt(p(x)) – 1] είναι ο αριθμός των μη-μηδενικών παραγόντων της συνάρτησης μετάβασης (βλ. Πίνακα 2.1), δηλαδή του πολυωνύμου που εφαρμόζει.

2.2.2 Προσομοίωση Λειτουργίας του LFSR

Έστω ένα κύκλωμα καταχωρητή ολίσθησης LFSR, όπου η ακολουθιακή συνοχή των μονάδων μνημών (flip-flop) αποτελούν έναν καταχωρητή κατάστασης στον οποίο τίθεται ως αρχική κατάσταση μία μη μηδενική τιμή. Το κύκλωμα εκκινεί με την πυροδότηση ενός δυαδικού ρολογιού. Τότε μια ακολουθία διανυσμάτων παράγεται όπως φαίνεται στον παρακάτω πίνακα (Πίνακας 2.2) σε χρόνο επτά κύκλων ρολογιού. Η προσομοίωση εκτελείται τόσο για την εσωτερική, όσο και για την εξωτερική ανάδραση. Παρατηρούμε ότι το πλήθος των ακολουθιών που παράχθηκαν στην υλοποίηση της εξωτερικής (external feedback) και της εσωτερικής ανάδρασης (internal feedback) αντίστοιχα είναι όμοιος. Επιπλέον διακρίνουμε, ότι η σειρά των ακολουθιών δεν ακολουθεί την ίδια κατανομή.

Καταχωρητής Ολίσθησης με Γραμμική Ανάδραση (LFSR)											
Εφαρμογή Εξωτε	ρικής Ανάδρασης	Εφαρμογή Εσωτερικής Ανάδρασης									
Κύκλος 1	001	Κύκλος 1	001								
Κύκλος 2	100	Κύκλος 2	110								
Κύκλος 3	110	Κύκλος 3	011								
Κύκλος 4	111	Κύκλος 4	111								
Κύκλος 5	011	Κύκλος 5	101								
Κύκλος 6	101	Κύκλος 6	100								
Κύκλος 7	010	Κύκλος 7	010								

Πίνακας 2.2: Προσομοίωση λειτουργίας ενός κυκλώματος LFSR χρησιμοποιώντας την υλοποίηση της εξωτερικής ανάδρασης (External Feedback) και της εσωτερικής ανάδρασης (Internal Feedback) για 2^κ-1 κύκλους και k=3.

Έστω ένας καταχωρητής ολίσθησης LFSR n βαθμίδων (n-stage), που υλοποιεί εσωτερική ανάδραση (Internal Feedback) και εφαρμόζει το πρωτόγονο πολυώνυμο (primitive polynomial) στη συνάρτηση μετάβασης, που αντιστοιχεί στο πολυώνυμο 3^{ου} βαθμού.



Εικόνα 2.2: Καταχωρητής ολίσθησης LFSR με Εσωτερική Ανάδραση (Internal Feedback) που εφαρμόζει το χαρακτηριστικό πολυώνυμο στη συνάρτηση μετάβασης P(x)=x3+x+1.

Η περίοδος που διακρίνεται στα παραγόμενα διανύσματα είναι (N-1) κύκλοι ρολογιού, παρατηρώντας επανάληψη διανύσματος μετά το πέρας των (N-1) κύκλων ρολογιού. Άρα μπορούμε να θεωρήσουμε ότι η περίοδος είναι σταθερή και ισούται με (N-1) όπου N = (2^k-1) = 7, με k=3. Ακόμα μπορούμε να διακρίνουμε ότι σε μία περίοδο, η κάθε βαθμίδα n-bit της εξόδου (στήλη στον πίνακα αληθείας της εξόδου) αναπαρίστανται τέσσερις άσσοι (1-bit) και 3 μηδενικά (0-bit).

Με βάση την παραπάνω αναπαράσταση του κυκλώματος LFSR (Εικόνα 2.2), το ίδιο συμβαίνει και στους καταχωρητές LFSR όταν υλοποιούν στο σήμα ανάδρασης τη δομή της εξωτερικής ανάδρασης (External feedback). Στην κάθε υλοποίηση του σήματος ανάδρασης η μόνη διαφορά που παρατηρείται, είναι στην ακολουθία με την οποία παράγονται τα διανύσματα στην έξοδο.

2.2.3 Περίοδος Καταχωρητή Ολίσθησης LFSR

Ένα κύκλωμα καταχωρητή ολίσθησης LFSR παράγει περιοδικές ακολουθίες. Αυτό σημαίνει ότι οι ακολουθίες που παράγει επαναλαμβάνονται μετά από ένα πεπερασμένο αριθμό κύκλων, με την προϋπόθεση ότι η αρχική κατάσταση είναι μη-μηδενική. Όταν ο καταχωρητής ολίσθησης LFSR χαρακτηρίζεται ως μεγίστου μήκους (*maximal length*), τότε η περίοδος του ισούται με 2^k-1. Η παραγωγή ψευδό-τυχαίων ακολουθιών είναι χαρακτηριστικό της εφαρμογής του χαρακτηριστικού πολυωνύμου στη συνάρτηση μετάβασης.

Οι καταχωρητές ολίσθησης LFSR που δεν εφαρμόζουν το χαρακτηριστικό πολυώνυμο στη συνάρτηση μετάβασης, παράγουν σε πλήθος λιγότερες από 2^k-1 ακολουθίες. Ως εκ τούτου, οι καταχωρητές ολίσθησή LFSR που εφαρμόζουν το χαρακτηριστικό πολυώνυμο είναι κατάλληλοι για την τροφοδοσία των παραγωγών διανυσμάτων δοκιμής (TPG) και των αναλυτών απόκρισης εξόδου (Output Response Analyzers ORA). Σε μία περίοδο λειτουργίας ενός καταχωρητή ολίσθησης LFSR δεν παράγεται η ακολουθία 0 (00...0).

2.3 Κυκλώματα Καραχωρητών LFSR και Δυαδικοί Απαριθμητές στην Παραγωγή

Διανυσμάτων

Ένας δυαδικός απαριθμητής μπορεί να χρησιμοποιηθεί ως διάταξη εξαντλητικής παραγωγής διανυσμάτων. Οι δυαδικοί απαριθμητές έχουν την ικανότητα να παράγουν ακολουθίες με εξαντλητικό ρυθμό παράγοντας 2^k ακολουθίες απαριθμώντας από το 0 έως το 2^{k-1}, με το k να ισούται με το μήκος του κυκλώματος του απαριθμητή.

Οι δυαδικοί απαριθμητές, αποτελούνται κυρίως από στοιχεία μνήμης flip-flops, και συνδυαστικά στοιχεία όπως λογικές πύλες. Ακόμα, οι καθυστερήσεις (delays) που προκύπτουν εξαρτώνται από το μήκος του δυαδικού απαριθμητή καθώς και από τον αριθμό των υπολοίπων που προκύπτουν από τους επιμέρους τελεστές κάθε βαθμίδας (δυαδικού ψηφίου).

Ένας αριθμός s-bit ακολουθιών μπορεί να παραχθεί από έναν απαριθμητή, όταν παράγει σε κάθε κύκλο λειτουργείας έναν μη-αρνητικό ακεραίο αριθμό μικρότερο του 2^k, με τη προϋπόθεση ότι καμία ακολουθία δεν θα επαναληφθεί. Ένας τρόπος για να υλοποιήσουμε ένα κύκλωμα που θα παράγει ακολουθίες με την προηγούμενη προϋπόθεση είναι η χρήση ενός κλασσικού δυαδικού απαριθμητή. Μία άλλη υλοποίηση για να πετύχουμε την παραγωγή μη αρνητικών s-bit ακολουθιών, αφού η χρήση κοινών δυαδικών απαριθμητών δεν είναι η μοναδική επιλογή, είναι η χρήση ενός καταχωρητή ολίσθησης LFSR μέγιστου μήκους (*Maximal Length LFSR*).

Υλοποίηση Δυαδικού Απαριθμητή και Αξιολόγηση

Για την υλοποίηση ενός κυκλώματος το οποίο θα λειτουργεί ως απαριθμητής ο οποίος θα έχει την ικανότητα να απαριθμεί από το 0 έως το 2ⁿ-1, απαιτούνται ένας καταχωρητής και ένας αθροιστής. Πιο συγκεκριμένα, απαιτείται ακολουθία n-1 πλήρων αθροιστών και ένας ημί-αθροιστής, όπου n το μήκος του κυκλώματος. Η διαδικασία της απαρίθμησης αποτελείται από το άθροισμα της τρέχουσας κατάστασης του καταχωρητή και της μονάδας. Λόγω της διάδοσης του κρατουμένου, που προκύπτει από μία πλήρη άθροιση, απαιτείται ένα πλήθος n κύκλους ρολογιού στη χείριστη περίπτωση καθώς κατά μέσο όρο απαιτείται n/2 κύκλος ρολογιού. Επομένως, η άθροιση απαιτεί περισσότερους από έναν κύκλο ρολογιού για κάθε επόμενη κατάσταση. Ακόμα, η χρήση πλήρων αθροιστών, με υπολογισμό και εξαγωγή κρατουμένου, έχουν μεγάλες απαιτήσεις υλικού (hardware) και κάνουν το κύκλωμα του απαριθμητή πολύπλοκο.

Παραγωγή Δυαδικών Διανυσμάτων Έναντι Δυαδικών Απαριθμητών

Από την άλλη όψη, η χρονική καθυστέρηση που ενσωματώνουν τα κυκλώματα LFSR, με βάση την διάταξη που παρουσιάσαμε στην προηγούμενη ενότητα [2.2], εξαρτάται μόνο από το μέγεθος του κυκλώματος. Επομένως, η ταχύτητα και η απλότητα που προσφέρουν οι υλοποιήσεις των καταχωρητών ολίσθησης LFSR ως κυκλώματα παραγωγοί δυαδικών διανυσμάτων, κάνουν τους δυαδικούς απαριθμητές ανεπιθύμητους σε εφαρμογές όπως αυτές που αναφέρονται σε αυτή την εργασία.

Σε αντίθεση με τους δυαδικούς απαριθμητές, ένας καταχωρητής LFSR απαιτεί μόλις wt(p(x))-1 σε αριθμό XOR πυλών καθώς και k-1 μονάδες μνήμης (flip-flop) για την παραγωγή 2^k-1 δυαδικών διανυσμάτων, όπου k το μήκος του κυκλώματος ολίσθησης. Το πλήθος των τελεστών XOR που απαιτούνται για την υλοποίηση ενός κυκλώματος καταχωρητή ολίσθησης LFSR εκφράζεται από τη σχέση wt(p(x))-1 και εξαρτάται από το πολυώνυμο που υλοποιεί η συνάρτηση μετάβασης και από το μήκος του κυκλώματος k. Τα παραγόμενα διανύσματα προκύπτουν σε τυχαίες ακολουθίες έτσι ώστε στους 2^k-1 κύκλους λειτουργίας να έχουν προκύψει όλοι οι δυαδικοί συνδυασμοί. Παρ' όλα αυτά, οι καταχωρητές ολίσθησης LFSR δεν παράγουν τη μηδενική ακολουθία, το οποίο δεν αποτελεί μειονέκτημα για τα πειράματα που θέλουμε να παρουσιάσουμε.

Εν κατακλείδι, η υλοποίηση ενός παραγωγού ακολουθιών με τη χρήση ενός καταχωρητή ολίσθησης LFSR στη θέση ενός κλασσικού απαριθμητή, προσφέρει τη δυνατότητα χρήσης υλικού μικρότερου κόστους (hardware overhead), ταχύτερη παραγωγή, ψευδό-τυχαίων και μοναδικών ακολουθιών κατά την παραγωγή διανυσμάτων σε k κύκλους λειτουργίες.

2.4 Καταχωρητής Ολίσθησης με Μη Γραμμική Ανάδραση (NFSR)

Αρχικά, το κύκλωμα καταχωρητή ολίσθησης NFSR (Non-Linear Feedback Shift Register) μπορεί να χαρακτηριστεί ως καταχωρητής ολίσθησης του οποίου η είσοδος είναι μία μη-γραμμική συνάρτηση με είσοδο την προηγούμενη κατάσταση¹. Πρακτικά αποτελεί μία εξέλιξη του καταχωρητή ολίσθησης LFSR (Linear Feedback Shift Register), του οποίου το χαρακτηριστικό πολυώνυμο της συνάρτησης μετάβασης είναι πρωτόγονο (primitive polynomial) και το σήμα ανάδρασης (feedback signal) είναι μη γραμμικό. Ένας απαριθμητής αυτής της αρχιτεκτονικής τελειοποιείται με την προσθήκη ενός μη-γραμμικού στοιχείου, όπου πρακτικά είναι μία επιπλέον λογική πύλη XOR στο σχήμα.

Ένα κύκλωμα καταχωρητή ολίσθησης με μη Γραμμική Ανάδραση (NFSR) αποτελείται από έναν καταχωρητή ολίσθησης με γραμμική ανάδραση (LFSR) στον οποίο έχει προστεθεί ένα μη γραμμικό στοιχείο. Τα κυκλώματα καταχωρητή NFSR έχουν όμοια ανατομία με τα κυκλώματα LFSR. Όπως στον καταχωρητή LFSR, έτσι και στον καταχωρητή NFSR υπάρχει ένα σημείο βέλτιστης λειτουργίας το οποίο εξαρτάται από την συνάρτηση μετάβασης που εφαρμόζει. Αυτή παρουσιάζει την ιδανική παραγωγή διανυσμάτων όταν η συνάρτηση μετάβασης εφαρμόζει το χαρακτηριστικό πολυώνυμο. Στην περίπτωση

¹ NFSR (Nonlinear-feedback Shift Register), Wikipedia.

της εφαρμογής του χαρακτηριστικού πολυωνύμου στην συνάρτηση μετάβασης το κύκλωμα καταχωρητή NFSR χαρακτηρίζεται ως μέγιστου μήκους (maximum length) και στην έξοδο παράγει διανύσματα πλήθους 2ⁿ, όπου n είναι το μήκος τους κυκλώματος του καταχωρητή ολίσθησης. Τα παραγόμενα διανύσματα που προκύπτουν από την ιδανική λειτουργία ενός καταχωρητή ολίσθησης NFSR παρουσιάζουν μεγαλύτερο πλήθος από εκείνο που έχει την ικανότητα να παράξει ο καταχωρητής ολίσθησης LFSR από την ιδανική του λειτουργία.

Επομένως, η περίοδος ενός καταχωρητή ολίσθησης NFSR είναι μεγαλύτερη από εκείνη του LFSR, κατά έναν κύκλο. Το πολυώνυμο που εφαρμόζει το NFSR στη συνάρτηση μετάβασης εξαρτάται από το μήκος του απαριθμητή, όπως συμβαίνει και στον LFSR. Η μέγιστη περίοδος, δηλαδή ο αριθμός των κύκλων ρολογιού για την παραγωγή μοναδικών διανυσμάτων, ενός καταχωρητή ολίσθησης μη γραμμικής ανάδρασης NFSR είναι 2^k, με το k να ισούται με το μήκος του κυκλώματος.

Οι Καταχωρητές Ολίσθησης με μη Γραμμική Ανάδραση (NFSR - Non-Linear Feedback Shift Registers) έρχονται στο προσκήνιο και γίνονται περισσότερο διαδεδομένοι στο πεδίο της παραγωγής διανυσμάτων δοκιμής για τον έλεγχο ηλεκτρονικών κυκλωμάτων.

2.4.1 Περίοδος Παραγόμενων Διανυσμάτων του Καταχωρητή Ολίσθησης NFSR

Ως προς την περίοδο λειτουργίας που παρουσιάζει το κύκλωμα καταχωρητή ολίσθησης NFSR, μπορεί να παρατηρηθεί ότι παρουσιάζεται αύξηση ενός κύκλου ρολογιού παράγοντας κατά ένα περισσότερο διάνυσμα στην έξοδο. Το επιπλέον διάνυσμα που παράγεται σε κάθε περίοδο του κυκλώματος NFSR εξαρτάται από την αντίστοιχη υλοποίηση με σκοπό την επανάληψη ενός ήδη παραγόμενου διανύσματος στην έξοδό του, με την προϋπόθεση ότι η αρχική κατάσταση είναι μη μηδενική. Το επιπλέον αυτό στοιχείο αναφέρεται και ως μη-γραμμικό στοιχείο.

Για παράδειγμα, έστω ότι το μήκος εξόδου ενός απαριθμητή LFSR είναι k=3, τότε οι ακολουθίες που έχει την ικανότητα να παράξει προκύπτουν από την παράσταση 2^k-1, όπως φαίνεται στην εικόνα (Πίνακας 2.2), ενώ το πλήθος των ακολουθιών που μπορεί να παράξει ένα κύκλωμα NFSR προκύπτει ως 2^k. Επομένως, οι ακολουθίες που παράγει, με βάση την προσομοίωση του παραδείγματος, ένα κύκλωμα LFSR είναι 7, ενώ οι ακολουθίες που μπορεί να παράξει ένα κύκλωμα NFSR είναι 8, όπως παρουσιάζεται στον παρακάτω πίνακα (Πίνακα 2.3) της προσομοίωσης του NFSR.

Καταχωρητής Ολίσθησης με Μη Γραμμική Ανάδραση (LFSR)											
Εφαρμογή Εξωτε	ρικής Ανάδρασης	Εφαρμογή Εσωτερικής Ανάδραση									
Κύκλος 1	001	Κύκλος 1	001								
Κύκλος 2	001	Κύκλος 2	001								
Κύκλος 3	100	Κύκλος 3	110								
Κύκλος 4	110	Κύκλος 4	011								
Κύκλος 5	111	Κύκλος 5	111								
Κύκλος 6	011	Κύκλος 6	101								
Κύκλος 7	101	Κύκλος 7	100								
Κύκλος 8	010	Κύκλος 8	010								

Πίνακας 2.3: Προσομοίωση Καταχωρητή Ολίσθησης με Μη Γραμμική Ανάδραση μήκους k, το k ισούται με τρία 3, με εφαρμογή Εξωτερικής και Εσωτερικής Ανάδρασης αντίστοιχα.

2.4.2 Υλοποίηση Καταχωρητή Ολίσθησης με Μη Γραμμική Ανάδραση (NFSR)

Η υλοποίηση του καταχωρητή ολίσθησης με μη γραμμική ανάδραση (NFSR) βασίζεται στην προσθήκη ενός μη γραμμικού στοιχείου. Η εφαρμογή αυτού υλοποιείται κυρίως με μία πύλη NOR προκειμένου να συμπεριληφθεί στην ακολουθία καταστάσεων η μηδενική ακολουθία.



Εικόνα 2.3: Υλοποίηση Καταχωρητή Ολίσθησης με Μη Γραμμική Ανάδραση και προσθήκη μίας πύλης NOR στη διαμόρφωση του σήματος της Ανάδρασης. Οι ακμές που δηλώνονται ως R αποτελούν την έξοδο (διάνυσμα εξόδου) του καταχωρητή σε κάθε κύκλο λειτουργίας του. Από τα δεξιά το υψηλής τάξης ψηφίο (R_h).

2.5 Δυαδικός Συσσωρευτής

Ο δυαδικός συσσωρευτής είναι ένα ηλεκτρονικό κύκλωμα το οποίο χρησιμοποιείται συνήθως για αριθμητικές και λογικές πράξεις. Ο συσσωρευτής είναι ένα σύγχρονο ακολουθιακό κύκλωμα του οποίου η αρχιτεκτονική αποτελείται από έναν αθροιστή και έναν καταχωρητή κατάστασης. Ο αθροιστή και ο καταχωρητής κατάστασης είναι μήκους k και καθορίζουν το μήκος του κυκλώματος.

Η έξοδός του εξαρτάται από την είσοδό του και την έξοδο του αθροιστή. Η επιστροφή της εξόδου υλοποιείται με ένα σήμα ανάδρασης (feedback signal) το οποίο άγει την τιμή του καταχωρητή κατάστασης με την δεύτερη είσοδο του αθροιστή. Ο συγχρονισμός του κυκλώματος του συσσωρευτή υλοποιείται με την πυροδότηση ενός δυαδικού ρολογιού.

Ένα σχηματικό του δυαδικού συσσωρευτή αναπαρίσταται στην παρακάτω εικόνα (Εικόνα 2.4).



Εικόνα 2.4: Σχηματική υλοποίηση ενός κυκλώματος δυαδικού συσσωρευτή. Ο συσσωρευτής που αναπαρίσταται έχει μήκος Ν και συμπίπτει με το μήκος των εισόδων και της εξόδου του αθροιστή.

3. Τεχνικές Ενσωμάτωσης Αυτοδοκιμής

3.1 Τεχνική Αυτοδοκιμής

Οι τεχνικές αυτοδοκιμής ηλεκτρονικών κυκλωμάτων επιτρέπουν στα ηλεκτρονικά κυκλώματα τον έλεγχο της ορθής λειτουργία τους, χωρίς τη χρήση κάποιας αυτόνομης διάταξης. Η έννοια της αυτοδοκιμής προέρχεται από την ιδέα όπου το ίδιο το ηλεκτρονικό κύκλωμα θα έχει την ικανότητα να ελέγχει τον εαυτό του. Ο μηχανισμός της αυτοδοκιμής (Built In Self Test – BIST) εκτελείται πριν την παραγωγική λειτουργία ενός ηλεκτρονικού κυκλώματος. Κύριος στόχος της τεχνικής ελέγχου αυτοδοκιμής είναι η υλοποίηση μίας διαδικασίας ελέγχου ορθής λειτουργίας ενός ηλεκτρονικού κυκλώματος, η οποία αποτελείται από τα βήματα της παραγωγής διανυσμάτων δοκιμής, την εφαρμογή των διανυσμάτων δοκιμής στο ηλεκτρονικού κυκλώματος.

3.2 Τεχνική Αυτοδοκιμής και Παραγωγή Διανυσμάτων Δοκιμής

Για την παραγωγή διανυσμάτων χρησιμοποιούνται μονάδες παραγωγής διανυσμάτων δοκιμής (Test Generators, TG). Κύριες τεχνικές που αναλύονται στην βιβλιογραφία όπως η παραγωγή διανυσμάτων δοκιμής από πηγή αποθήκης διανυσμάτων (stored patterns), η εξαντλητική παραγωγή διανυσμάτων (exhaustive patterns), η ψευδο-εξαντλητική παραγωγή διανυσμάτων (pseudo exhaustive patterns), η ψευδο-εξαντλητική παραγωγή διανυσμάτων (pseudo exhaustive pattern generation), η ψευδο-τυχαία παραγωγή διανυσμάτων (pseudo-random pattern generation) καθώς και η παραγωγή διανυσμάτων από δυαδικού απαριθμητές (pattern generation by counter) [7], υλοποιούν την διαδικασία παραγωγής διανυσμάτων σε ένα κύκλωμα αυτοδοκιμής.

Υλοποιήσεις μονάδων παραγωγής διανυσμάτων δοκιμής που έχουν εφαρμόσει τις παραπάνω τεχνικές είναι η χρήση δυαδικών απαριθμητών (binary counters) για την παραγωγή διανυσμάτων δοκιμής και η χρήση μνημών ανάγνωσης (ROM) όπου διανύσματα δοκιμής αποθηκεύονται σε μονάδες αποθήκευσης και τροφοδοτούν κυκλώματα κατά την διενέργεια ελέγχου. Για την παραγωγή διανυσμάτων δοκιμής με βάση την τεχνική ψευδο-τυχαίας παραγωγής διανυσμάτων, έχουν υλοποιηθεί κυκλώματα με την χρήση καταχωρητών ολίσθησης LFSR, χαρακτηρίζοντας ως βέλτιστη επιλογή τα κυκλώματα καταχωρητών ολίσθησης με γραμμική ανάδραση (LFSR) λόγω της ταχύτητας και των ολοκληρωμένων κυκλωμάτων που χρησιμοποιούν.

3.3 Συστήματα Ενσωματωμένης Αυτοδοκιμής

Τα διαθέσιμα σχήματα ενσωματωμένης αυτοδοκιμής (Scan Designs) χωρίζονται στο σχήμα παραγωγής μονάδας ελέγχου ανά ακολουθία σάρωσης (test-per-scan) και στο σχήμα παραγωγής του κύκλου ρολογιού (test-per-clock).

3.3.1 Σχήμα Ελέγχου Σάρωσης (Test-Per-Scan)

Ο ενσωματωμένος αυτοέλεγχος «Built In Self Test – BIST» ενός ηλεκτρονικού κυκλώματος που εφαρμόζει σχήμα «παραγωγής διανύσματος ανά σάρωση» (test-per-scan), απαιτεί έναν κύκλο ρολογιού για την παραγωγή και την εφαρμογή ενός διανύσματος δοκιμής και μία σειρά βημάτων μετατόπισης του καταχωρητή ολίσθησης, γνωστός και ως ακολουθία σάρωσης «scan chain», για την ανάγνωση της απόκρισης. Εξαιτίας αυτής της ενέργειας που απαιτεί ένα σύνολο από βήματα, προκαλείται μία καθυστέρηση και κάνει το σχήμα του αυτοελέγχου να απαιτεί μεγαλύτερο αριθμό κύκλων για την ολοκλήρωση της διαδικασίας ελέγχου σε σχέση με το σχήμα «διάνυσμα δοκιμής ρολογιού».

Για την υλοποίηση ενός κυκλώματος το οποίο θα έχει την ικανότητα να παράγει διανύσματα δοκιμής και την ανάγνωση των αποκρίσεων του CUT, απαιτείται η ύπαρξη μιας ακολουθίας από μονάδες μνήμης (flip-flop) η οποία αναφέρεται και ως καταχωρητής ολίσθησης «scan chain».

Ένα πλεονέκτημα που προσφέρει το σχήμα «test-per-scan» είναι ότι ο όγκος του σε έναν συνετό μήκος καταχωρητών ολίσθησης είναι μικρότερος σε σχέση με το σχήμα «test-per-clock».

3.3.2 Σχήμα Ελέγχου Ρολογιού (Test-Per-Clock)

Στο σχήμα ελέγχου ρολογιού (test-per-clock) ένα πλήθος διανυσμάτων δοκιμής παράγεται σε κάθε κύκλο του κυκλώματος παραγωγής. Ένα πλεονέκτημα αυτού του σχήματος είναι ότι έχει το μικρότερο δυνατόν μήκος διανύσματος. Όταν το μέγεθος των προσδοκώμενων διανυσμάτων αυξάνεται μεγαλώνει ο χρόνος απόκρισης και ο όγκος του κυκλώματος. Τέλος, το χρονικό διάστημα της προσομοίωσης των σφαλμάτων ενός ηλεκτρονικού κυκλώματος που απαιτεί το παρών σχήμα είναι μικρότερο από εκείνο του προηγούμενου σχήματος (test-per-scan).

3.4 Πρόταση Σχήματος με Βάση τον Δυαδικό Συσσωρευτή (Accumulator)

Στις εργασίες [1], [2] της βιβλιογραφίας παρουσιάζεται μία εκδοχή του δυαδικού συσσωρευτή (accumulator), του οποίου η περίοδος παραγωγής μοναδικών ακολουθιών, μοιάζει με εκείνη ενός καταχωρητή ολίσθησης που εφαρμόζει μη-γραμμική ανάδραση (Non-Linear feedback shift register). Η

απόδοση αυτού του σχήματος βασίζεται στην επιλογή μιας σταθερής τιμής η οποία αναφέρεται ως (constant additive value - CAV). Η διαδικασία αναζήτησης της σταθερής τιμής (CAV) προκύπτει από μία εξαντλητική αναζήτηση με σκοπό να επιβεβαιωθεί ο μέγιστος αριθμός παραγόμενων ακολουθιών, και η ποιότητα του ελέγχου (testing) για κάθε πλάτος k του συσσωρευτή (accumulator). Στην βιβλιογραφική αναφορά [1], ισχυρίζεται ωστόσο, ότι παράγονται ακολουθίες σε πλήθος 2^k -1 για κάθε τιμή του k, όπου k το πλάτος του συσσωρευτή.

Επίσης, στην εργασία [3] της βιβλιογραφίας, παρουσιάζεται ένα γραμμικό κύκλωμα παραγωγής διανυσμάτων δοκιμής (TPG) το οποίο υλοποιείται με τη χρήση ενός δυαδικού συσσωρευτή (accumulator), η είσοδος του οποίου οδηγείται από την ανάδραση του καταχωρητή ολίσθησης. Πρακτικά, στο [3] παρουσιάζεται ένα σειριακό κύκλωμα παραγωγής διανυσμάτων δοκιμής (TPG) το οποίο σε σύγκριση με τα σχήματα που παρουσιάζονται στις αναφορές [2] και [1], αποδεικνύει ότι παράγει τον ίδιο αριθμό διανυσμάτων στην έξοδο κάνοντας χρήση λιγότερο κόστος υλικού (hardware overhead).

Στη συνέχεια αυτής της εργασίας, θα ασχοληθούμε με τα κυκλώματα παραγωγής διανυσμάτων (Test Pattern Generator, TPG) τα οποία βασίζονται σε τεχνικές παραγωγής ψευδο-τυχαίων δυαδικών διανυσμάτων δοκιμής. Η υλοποίηση θα βασιστεί στη χρήση δυαδικών συσσωρευτών (accumulators), των οποίων η είσοδος οδηγείται από έναν δυαδικό απαριθμητή ή έναν παραγωγό ακολουθιών. Επιπλέον, θα επισημάνουμε κάποια παραδείγματα κυκλωμάτων TPG που βασίζονται σε adder-multiplier ή accumulator-multiplier κυκλώματα.

Τέλος, θα προτείνουμε εναλλακτικές υλοποιήσεις παραγωγών διανυσμάτων δοκιμής (TPG), ως κυκλώματα που βασίζονται σε ακολουθιακούς (bit-serial) συσσωρευτές των οποίων η είσοδος οδηγείται από μία απλή ανάδραση της εξόδου με σήμα ανάδρασης (feedback). Στα πειράματα που παρουσιάζονται παρακάτω θα αναλύσουμε κάποιες υλοποιήσεις όπου θα χρησιμοποιούμε ως τροφοδότες των δυαδικών συσσωρευτών (accumulator) καταχωρητές ολίσθησης LFSR και NFSR, καθώς και εναλλακτικούς οδηγούς του Scan Chain.

3.5 Scan Design

Το μοντέλο παραγωγής διανυσμάτων που θα υιοθετήσουμε είναι το (test-per-scan), του οποίου η είσοδος (scan chain) τροφοδοτείται από την τιμή (bit) του πρώτου στοιχείου του καταχωρητή κατάστασης (state register).

Όπως αναφέραμε παραπάνω, η περίοδος του καταχωρητή ολίσθησης NFSR είναι 2^k. Αυτό σημαίνει ότι σε κάθε 2^k κύκλους ρολογιού η έξοδος του NFSR επαναλαμβάνεται. Ως k ορίζουμε το μήκος του καταχωρητή NFSR. Ο καταχωρητής ολίσθησης NFSR σε αντίθεση του LFSR, παράγει δυαδικές ακολουθίες με μεγαλύτερη τυχαιότητα, άρα μπορούμε να θεωρήσουμε ότι οι δυαδικές ακολουθίες της εξόδου αποτελούνται από μοναδικές δυαδικές ακολουθίες στον χρόνο μίας περιόδου.

Για την υλοποίηση της διάταξης «test-per-scan», εγκαταστήσαμε σε κάθε περίπτωση κυκλώματος έναν καταχωρητή ολίσθησης οδηγούμενο από τον καταχωρητή κατάστασης. Η ακολουθία ελέγχου (scan path) προκύπτει από το περιεχόμενο αυτού του καταχωρητή. Το μέγεθος του καθορίζεται από το μήκος της

εισόδου του κυκλώματος που βρίσκεται υπό την διενέργεια ελέγχου, CUT¹ (Circuit Under Test). Ο καταχωρητής ολίσθησης αναφέρεται στη βιβλιογραφία ως ακολουθία σάρωσης (scan chain). Κάθε δυαδικό ψηφίο ολισθαίνει στον καταχωρητή ολίσθησης για (m) αριθμό κύκλων ρολογιού, όπου m είναι το μήκος του κυκλώματος που βρίσκεται υπό τη διενέργεια ελέγχου. Μετά το πέρας των (m) κύκλων ρολογιού το ψηφίο υπερχειλίζει στον καταχωρητή ολίσθησης (ή ακολουθία σάρωσης) και απορρίπτεται.

Τέλος, τα νέα υπολογιστικά κυκλώματα ενσωματωμένου αυτοελέγχου (BIST) που έχουν ερευνηθεί, χρησιμοποιούν αθροιστές και καταχωρητές ολίσθησης. Στο σχήμα της πρώτης υλοποίησης, που τεκμηριώνεται στο επόμενο κεφάλαιο (Εικόνα 4.1), παρατηρείται ένας δυαδικός συσσωρευτής με τη δομή όπως αυτή που περιγράφτηκε στην ενότητα [2.5], ο οποίος οδηγείται από έναν καταχωρητή ολίσθησης με μη-γραμμική ανάδραση NFSR.

4. Συσσωρευτής Οδηγούμενος από Καταχωρητή Ολίσθησης με Μη Γραμμική Ανάδραση

4.1 Εισαγωγή

Στην ενότητα αυτή θα αναπτύξουμε την κατασκευή ενός κυκλώματος που θα λειτουργεί ως παραγωγός διανυσμάτων δοκιμής (Test Pattern Generator -TPG). Το κύκλωμα αυτό θα βασίζεται στον δυαδικό συσσωρευτή. Ως οδηγός του συσσωρευτή θα χρησιμοποιηθεί ένας καταχωρητής ολίσθησης με μηγραμμική ανάδραση NFSR. Σκοπός του κυκλώματος που θα αναπτυχθεί, είναι η παραγωγή διανυσμάτων δοκιμής και η τροφοδότηση αυτών σε ηλεκτρονικά κύκλωμα που απαιτούν έλεγχο ορθής λειτουργίας.

Πρώτα, θα εκτελούμε σχετικές προσομοιώσεις λειτουργίας του κυκλώματος παραγωγής διανυσμάτων δοκιμής και θα εφαρμόσουμε τα παραγόμενα διανύσματα δοκιμής στην είσοδο πραγματικών κυκλωμάτων scan iscas '89. Δεύτερον, θα υπολογίσουμε για κάθε κύκλωμα iscas την κάλυψη των ελαττωμάτων που το σύνολο των διανυσμάτων δοκιμής θα έχει την ικανότητα να ανιχνεύσει. Τρίτον, θα αξιολογήσουμε το σχήμα και τις βελτιώσεις που εισάγει σε σύγκριση με τα σχήματα που σημειώνονται στην βιβλιογραφία.

Τέλος, οι μετρήσεις του ποσοστού κάλυψης των ελαττωμάτων κάθε πραγματικού κυκλώματος scan iscas '89, που προκύπτουν από το σχήμα που παρουσιάζεται στο [1] της βιβλιογραφίας, θα παρουσιαστούν και θα συγκριθούν με τα ποσοστά κάλυψης των ελαττωμάτων που πετυχαίνει το σχήμα που προτείνουμε.

4.2 Περιγραφή Κυκλώματος

Το κύκλωμα που παρουσιάζεται στην κάτοψη (Εικόνα 4.1) αναπαριστά ένα κύκλωμα παραγωγής διανυσμάτων δοκιμής με την χρήση της διάταξης του συσσωρευτή (accumulator). Το κύκλωμα αυτό αποτελείται, από έναν συσσωρευτή οδηγούμενο από καταχωρητή ολίσθησης με μη-γραμμική ανάδραση (Non-Linear Feedback Shift Register - NFSR). Η μία είσοδος του αθροιστή του συσσωρευτή οδηγείται από

¹ Ως CUT ορίζεται το κύκλωμα το οποίο έχει τη δυνατότητα ένα BIST να το ελέγξει. Ακόμα, το CUT τροφοδοτείται από ακολουθίες (διανύσματα) τα οποία παράγονται από ένα BIST και με παρατήρηση της εξόδου προκύπτει αν υπάρχουν σφάλματα κατά τη λειτουργία του.

έναν καταχωρητή ολίσθησης NFSR, ως αριθμητικό παραγωγό. Η δεύτερη είσοδος του από ένα απλό σήμα ανάδρασης (feedback) το οποίο υλοποιείται με την χρήση ενός εσωτερικού σήματος που οδηγείται από τον καταχωρητή κατάστασης (state register), ο οποίος βρίσκεται στην έξοδο του αθροιστή της διάταξης.

Ακόμα, η σύσταση του συσσωρευτή (accumulator) αποτελείται από έναν αθροιστή, έναν καταχωρητή ο οποίος έχει τον ρόλο της αποθήκευσης εξόδου του αθροιστή, για το χρονικό διάστημα που ισούται με έναν κύκλο ρολογιού, και από έναν καταχωρητή ολίσθησης (ή ακολουθία σάρωσης).

Ο αθροιστής που χρησιμοποιείται στο κύκλωμα του συσσωρευτή βασίζεται σε έναν κοινό δυαδικό αθροιστή. Το στοιχείο του αθροιστή αποτελείται από δύο εισόδους. Αντίστοιχα, οι είσοδοί του οδηγούνται από τον καταχωρητή ολίσθησης με Μη-Γραμμική ανάδραση (NFSR) και από το σήμα ανάδρασης. Η έξοδός του οδηγεί και τροφοδοτεί τον καταχωρητή κατάστασης.

Στη συνέχεια, η ακολουθία σάρωσης για την παραγωγή των διανυσμάτων δοκιμής (scan chain), οδηγείται από το ψηφίο (ή το περιεχόμενο) μίας θέσης του καταχωρητή κατάστασης σε κάθε κύκλο, με ταυτόχρονη ολίσθηση της ακολουθίας σάρωσης (scan chain). Η επιλογή της θέσης του καταχωρητή κατάστασης που οδηγεί την ακολουθία σάρωσης, δεν είναι τυχαία αλλά σκόπιμη, αναθέτοντας αυτή τη ευθύνη στο τελευταίο, υψηλής τάξης ψηφίο του καταχωρητή κατάστασης. Στο υψηλής τάξης ψηφίο R_h του καταχωρητή κατάστασης παρατηρείται μικρότερη περίοδος και άρα μεγαλύτερη πιθανότητα να προκύψει μοναδικό ψηφίο σε ένα δεδομένο χρονικό διάστημα.





4.3 Προσομοίωση Κυκλώματος Παραγωγού Διανυσμάτων Δοκιμής

Στο παρακάτω στιγμιότυπο (Εικόνα 4.2) παρατηρούμε έναν κύκλο προσομοίωσης του κυκλώματος που εισηγείται αυτή η ενότητα και αναπαρίσταται στην εικόνα (Εικόνα 4.1). Κάθε γραμμή του αρχείου που αναπαρίσταται στο παρακάτω στιγμιότυπο αποτυπώνει τον κύκλο εκτέλεσης του κυκλώματος, το περιεχόμενο του καταχωρητή ολίσθησης (NFSR) «cnt», το περιεχόμενο του καταχωρητή κατάστασης (state register) «Reg» καθώς και το περιεχόμενο της θέσης του καταχωρητή κατάστασης (Flip-Flop) που οδηγεί την ακολουθία σάρωσης (scan chain) «Out Bit». Η τελευταία στήλη «Out Bit» σχηματίζει την ακολουθία σάρωσης η οποία είναι υπεύθυνη για την παραγωγή των διανυσμάτων δοκιμής.

Στόχος ενός κυκλώματος παραγωγού διανυσμάτων δοκιμής είναι ο παραγωγή όσο το δυνατό μοναδικών διανυσμάτων δοκιμής είναι εφικτό. Την διάταξη αυτή μπορούμε να την πετύχουμε αξιοποιώντας το τελευταίο δυαδικό ψηφίο του καταχωρητή κατάστασης.

													_						-
Round :	1.	cnt[0]	 ОО1 	- Reg	=	ЙЙ1 —> О	ut B	it: Ø	Round:	1,	cnt[0]	= 001	, Reg	¥ =	001	-> 1	Out H	lit:	Ø
Round -	5	cnt[1]	= 001	Reg	=	ด้เดิ - ว่ ก้		i+• 0	Round:	2.	cnt[1]	= 001	. Red	a =	010	\rightarrow 1	Out H	lit:	1
nound.	51		- 440	neg			LLC D	10.0	Round :	ຊົ	cnt[2]	= 110	Rei	Ý =	aaa	-5 1	nut I	1++	Ю
Kouna -	<u>э</u> ,	CHULZJ	- 116	n' Vea	_	000 -/ 0	աւ ը	10 0	Pound -	ă'	ont[2]	= 011	Do.		M 11	-5-7			1
Round:	4,	cntl3]	= 011	L, Keg	=	011 -> O	ut B	it: U	nounu -	7,	CHULJI	- 011	, <u>ne</u>	J –	OTT -	-< :	yut f		÷ .
Round:	5,	cnt[4]	= 111	L, Reg	=	010 -> 0	ut B	it: 0	Kouna:	Ş,	CULTI	= 111	, <u>ke</u> g	£ =	OTO -	-2 !	out i	110-	Ť
Round:	6,	cnt[5]	= 101	, Reg	=	111 -> 0	ut B	it: 1	Round:	6,	cntl5j	= 101	, <u>Ke</u> g	y =	111	-> 1	Qut L	lit:	1
Round :	7.	cnt[6]	= 100	1. Reg	=	Ø11 −> 0	ut B	it: Ø	Round:	7,	cnt[6]	= 100	, Reg	a =	011	-> (Out H	lit:	1
Round :	Ŕ	ont[7]	= 010	A Reg	=	101 -> 0	nt B	it: 1	Round:	8.	cnt[7]	= 010	, Reg	a =	101	-> 1	Out H	lit:	Ø
Round -	ŏ,	cot[0]	- 001	Reg	=	110 -\ N	nt R	i+• 1	Round :	9.	cnt[0]	- 001	Re	r =	110	-> 1	Out H	lit:	1
Bound -	16		- 601	i, neg		111 / /	αι D. Δ		Round :	īń.	cnt[1]	= 00	i R	- a =	-111	->	Out	Rit:	1
Nouna -	10,		- 56	υΓ , <u>ν</u> εί	, -		yur i	DIL. I	Pound -	<u> </u>	ont[2]	- 11	a D	·9	101	`_≦	Ň+	D:+-	Â
Round	11,	CNTLZJ	= 11	W, Keg	y =	101 ->	Qut	Bit: 1	nound -	<u>, , ,</u>	4[7]		4 D.	·9 -	101	: T	Aut		
Round:	12,	CNT[3]	= NJ	1, Keg	¶ =	<u> NNN -></u>	Qut !	Bit: 0	nounu -	14,		- 91	$1, \frac{1}{2}$	*y -		' -{	yur.	DIL.	5
Round:	13,	cnt[4]	= 11	l 1, Re g	f =	111 ->	Out 1	Bit: 1	Kouna	LJ,	CNT141	= 11	I, KO	≩g =	111		Qut	BIU	는
Round:	14,	_cnt[5]	= 10	31, Re g	f =	100 ->	Out 1	Bit: 1	Round:	14,	cnt15]	- 16	<u>1, K</u>	eg =	100	->	Qut	Bit:	. N
Round:	15,	cnt[6]	= 10	10, Reg	r =	000 ->	Out 1	Bit: Ø	Round:	15,	. cnt[6]	= 10	Ø, R(eg =	. 000	−>	Out	Bit:	6
Round:	16.	cnt[7]	= Ø1	Ø. Red	ř =	010 ->	Out]	Bit: Ø	Round:	16,		- 01	0, R	eg =	010	−>	Out	Bit:	1
Round :	17.	cnt[0]	- 00	11. Rec	ř =	Ø11 −>	Out:	Bit: Й	Round:	17,		- 00	1, Re	eg =	: 011	>	Out	Bit:	1
Round :	18	cnt[1]	= 00	11 Rec	, r =	100 ->	Out 1	Bit: 1	Round:	18.		- 00	1. Re	eq =	100	−>	Out	Bit:	0
Round -	10'	cot[2]	= 11	0 Rec	, , _	010 - S	Ôut I	Bit. 0	Round :	19	cnt[2]	= 11	R R	eα =	· 010	i –>	Out	Bit:	1
Bound -	561		- 64	1 Dec	! _	101 ->	A	\mathbf{D}_{1}	Round :	วิต์	cnt[3]	= 01	1 R	- n - n	101	>	Out	Rit:	ñ
nound -	20,			1 D	! _	100 ->	A.L.	DIC. I Dic. 1	Round -	21	cnt[4]	= 11	i P	·9 •0 =	100	i –Ś	ñu+	Rit.	й
Nouna:	41,	cncl4]	- 11	1, Keç] =		out	DIC: I	Round -	<u>, 1</u> ,		= 10	1 D	.9	100		Out	Dit.	. ä
Kound:	22,	CULT I	= 14	<u>, Keč</u>	r =		Qut !	BIC: Ø	Down d	44, 92,		- 10	1, N 0 D	-y -	104	<	Out	DIC	. 0
Round:	Z3,	cntL6]	= 16	JØ, Keg	f =	101 ->	Qut 1	Bit: 1	nouna :	23, 04	CUCTET	- 10	0, KO	;y =	101		out	DIC	9
Round:	24,	cnt[7]	= 01	U, Reg) =	$111 \rightarrow$	Qut 1	Bit: 1	Round:	<u>24</u> ,	cnt[7]	- 01	ø, <u>R</u> e	;g =	111	_>	Qut	Bit:	1
Round:	25,	cnt[0]	- 00	01, Reg	g =	000 ->	Out 1	Bit: 0	Round :	25,	cnt[0]	- 66	1, <u>R</u> e	•g =	000	<u> </u>	Qut	Bit:	6
Round:	26,	cnt[1]	= 00	01, Reg	y =	001 ->	Out 1	Bit: Ø	Round :	26,		= 00	1, Re	;g =	001	>	Out	Bit:	0
Round:	27.	cnt[2]	= 11	0, Rec	r =	111 ->	Out 1	Bit: 1	Round:	27,		= 11	Ø, Re	;g =	111	>	Out	Bit:	: 1
Round:	28.	cnt[3]	= Ø1	1. Rec	r =	010 ->	Out 1	Bit: Ø	Round:	28,		= 01	1, Re	eg =	010	−>	Out	Bit:	: 1
Round :	29	cnt[4]	= 11	1. Rec	r =	<u>001 -></u>	Out	Bit: Ø	Round :	29	cnt[4]	= 11	1, R	eg =	001	->	Out	Bit:	0
Round :	จัดว์	cnt[5]	= 10	11 Rec	, r =	110 ->	Out 1	Bit: 1	Round :	30	cnt[5]	= 10	1 R	eα =	110	i ->	Out	Bit:	1
Bound -	21	opt[6]	- 10	10 Do	. –	010 _\	Aut 1		Round :	Ϋĩ.	cnt[6]	= 10	Ώ R	- n =	ิดิาิด	i – Ś	Out	Bit:	1
Pound •	31,	ont[7]	- 04	0 Dog	! _	100 -	Aut 1	$D_{1} \leftarrow 0$	Round :	35'	cnt[7]	= 01	0, R	·9	100	í –Ś	Ňu+	Bit:	ā
nouna -	34,	+ [0]	- 00	10, NC	! _	104 /	Out 1	DIC. I Dic. 1	Pound -	ວວ້າ	ont[0]	- 00	4 D	.9 -	101	'_<	A.t	D:4.	Ä
Rouna	33,	CULLAI	- 101	л, <u>ке</u> е	f =	101 ->	QUE !	BIC: I	nound -	33, 74		- 66	1, N 1, N	°9 –	101		Aut	DIL:	
Round	34,	CNTLL	- 196	<u>л, Ке</u> б	f =	110 ->	Vut	Bit: 1	Kouna -	3 4 ,	CULLI	90 =	1, <u>K</u>	;g =	110	! -?	QUE	BIU	는 등
Round:	35,	cntl2J	= 11	U, Reg	f =	100 ->	Qut	Bit: 1	Rouna	дŞ,	CULTI	= 11	Ø, <u>R</u>	eg =	100	· -?	Qut	BIC	Ч
Round:	36,	cnt[3]	= Ø1	1, Reg	y =	111 ->	Out 1	Bit: 1	Round:	36,	cnt[3]	- 01	1, <u>K</u>	eg =	111	>	Qut	Bit:	1
Round:	37,	cnt[4]	= 11	1, Reg	y =	110 ->	Out 1	Bit: 1	Round:	37,		= 11	1, R	eg =	110	I −>	Qut	Bit:	1
Round:	38,	_cnt[5]	= 10	01, Reg	r =	011 ->	Out 1	Bit: Ø	Round:	38,	. cnt[5]	= 10	1, Re	eg =	011	. −>	Out	Bit:	1
Round:	39,	cnt[6]	= 10	10, Reg	r r =	111 ->	Out 1	Bit: 1	Round:	39,		= 10	0, R(eg =	: 111	_ −>	Out	Bit:	1
Round:	40.	cnt[7]	= Ø1	Ø. Red	ř =	001 ->	Out]	Bit: Ø	Round:	40.		= 01	0. R	= p:	001	>	Out	Bit:	0
Round :	41	cnt[0]	= 00	11. Red	, r =	010 ->	Out 1	Bit: Ø	Round :	41	cnt[0]	- 00	1. R	eα =	01 Ø	i −>	Out	Bit:	1
Round :	42	cnt[1]	= 00	11 Rec	, r =	011 ->	Out 1	Bit: Ø	Round :	42	cnt[1]	= 0 0	Î R	eα =	011	>	Out	Bit:	1
Round -	42	ont[9]	= 11	0 Rec	, , _	001 ->	Aut 1	Bit. 0	Round :	47'	cnt[2]	= 11	ρ, Β	- 9 - 0	ดดา	` —Ś	Out	Rit	Â
Bound -	11	ont[2]	- 61	1 Doc	! _	100 -/	Aut 1	$\mathbf{D}_{1} \leftarrow 1$	Round -	āΔ'	cnt[3]	= 01	1 D	·9 •0 =	100	i –Ś	Ňu+	Rit.	й
nounu -	377		- 44	1, NC	! _	100 -7	Aut 1	DIC. I Dic. 0	Bound -	11, AC		- 44	1, N 1 D	-9 	044	'	A+	Ditte	- 4
Kouna -	45,	CNCL4J	= 11	1, Keg	f =	011 -7	yur i		Nounu -	40,		- 11	1, <u>N</u>	*y -	000		Aut	DIL	
Round	46,	CNT151	= 16	<u>11, Ke</u> g	y =	-> ->	Qut	Bit: Ø	Kouna	4 <u>6</u> ,	CULTET	= 10	I, KO	≩g =		! -?	Qut	BIC	Ы
Round:	47,	cntL6J	= 14	10, Keç) =	100 ->	Qut	Bit: 1	Round:	47,	cnt161	= 10	й, К	;g =	100	->	Qut	Bit:	6
Round:	48,	cnt[7]	= Ø1	10, Reg	y =	110 ->	Out 1	Bit: 1	Round:	48,		= Ø1	Ø, R	eg =	110	I −>	Qut	Bit:	1
Round:	49,	cnt[0]	- 00	01, Reg	y =	111 ->	Out 1	Bit: 1	Round:	49,	. cnt[0]	- 00	1, Ro	eg =	: 111	>	Out	Bit:	1
Round:	50,	cnt[1]	- 00	01, Reg	a =	000 ->	Out 1	Bit: Ø	Round:	50,		- 00	1, Re	eg =	000	−>	Out	Bit:	0
Round:	51,	cnt[2]	= 11	0, Reg	r =	110 ->	Out 1	Bit: 1	Round:	51,		= 11	0, R(eg =	: 110	−>	Out	Bit:	1
Round:	52.	cnt[3]	= Ø1	1. Red	í =	001 ->	Out]	Bit: Ø	Round :	52,		= 01	1, Re	eg =	001	>	Out	Bit:	0
Round:	53.	cnt[4]	= 11	1, Rec	r =	000 ->	Out 1	Bit: Ø	Round :	53.	cnt[4]	= 11	1, R	eg =	000	−>	Out	Bit:	0
Round :	54	cnt[5]	= 10	11. Rec	í =	101 ->	Out 1	Bit: 1	Round :	54	cnt[5]	= 10	1. R	÷φ =	101	->	Out	Bit:	Ю
Round :	ŠŜ.	cnt[6]	= 10	10 Rec	, Y =	ดิด1 ->	Out 1	Bit: Ø	Round :	ŠŜ (cnt[6]	= 10	Ώ R	•a =	ิ ดิดา	>	Out	Bit:	й
Round:	56	cnt[2]	= 01	Ø. Rec	ý 1 =	<u>йіі –</u> >	Out	Bit: Ø	Round :	56	cnt[2]	= 01	Ώ R	eα =	011	->	Out	Bit	· 1
Round -	57	opt[0]	= 00	11 Doc	, , _	100 ->	Aut 1	$\mathbf{R}_{i+} \cdot 1$	Round -	57,		- 00	1 D.	·9 ·// =	100	i _5	Ô+	Bit.	Â
Round:	50	cnt[1]	- 00	11, Nev		101 _	Out 1	Bit: 1	Round -	56,		- 00	1 D	.9 -	1.04		Out	Bit:	. K
Nouna -	20,			ο <u>π</u>	! _	101 -/	Out 1	DIC. I Dic. 0	Nouna -	20,			L, N	*y -	. TAT	~~<	Suc	DIU:	<u>ل</u> ه .
Nouna:	57,		- 11	.e, кес			out		nouna : Davida	37,		- 11	0, KO	- y	110	\sim	Out	DIC	. ÷
Kouna	60,	CULT	= 01	ц, кес	f =	110 ->	yur !	BIC: I	Rouna	ĢЮ,	CULT	- 101	1, <u>K</u>	≥g =	110	· -?	Qut	BIC	1
Round:	61,	cnt[4]	= 11	1, <u>R</u> eg	j =	101 ->	Qut	Bit: 1	Round:	61,	cnt[4]	= 11	1, <u>R</u> e	eg =	101	>	Qut	Bit:	U I
Round:	62,	cnt151	= 14	<u>11, Ke</u> g	f =	010 ->	Qut	Bit: Ø	Round	6Z,	cnt[5]	= 10	<u>1, K</u>	eg =	010	->	Qut	Bit:	1
Round:	63,		= 16	10, <u>Re</u> g	¶ =	110 ->	Qut	Bit: 1	Round:	63,		= 10	0, R	eg =	110	−>	Qut	Bit:	1
Round:	64,	cnt[7]	= 01	10, Reg	j =	000 ->	Out 1	Bit: 0	Round:	64,		= 01	0, R	;g =	000	· ->	Out	Bit:	0
Round:	65,	_cnt[0]	- 00	01, Reg	a =	001 ->	Out 1	Bit: Ø	Round:	65,		- 00	1, Re	eg =	: 001	>	Out	Bit:	0
Round:	66,	cnt[1]	- 00	01, Reg	. =	010 ->	Out 1	Bit: Ø	Round :	66,		- 00	1. R	= p:	010	−>	Out	Bit:	1
Round:	67.	cnt[2]	= 11	0. Rec	r =	000 ->	Out_	Bit: Ø	Round:	67	cnt[2]	= 11	Ø. R	- φ	000	−>	Out	Bit:	0
Round :	68	cnt[3]	= 01	1. Rec	í =	011 ->	Out	Bit: Ø	Round :	68	cnt[3]	= 01	1. R	eα =	011	->	Out	Bit	1
Round :	69	cnt[4]	= 11	1. Rec	, г =	<u> </u>	Out	Rit: Ø	Round :	ÅΫ,	cnt[4]	= 11	Î R	-9 -0	010	<u>`-`</u>	Out	Bit	1
Round -	70	cnt[5]	= 10	11 Roc	, , =	111 ->	Out 1	Bit: 1	Round -	σΩ,		= 10	1 D	-9	111		Out	Bit	- ÷
Round -	71	cot[6]	= 16	10 Dec			Out 1	Bit: 0	Round -	70, 71		- 10	г, к а́р	.9 -	111		Out	Dit	- ÷
Round:	55	ont	- 16	0 D-	! -	101 ->	Out 1	Bit: 1	Round -	Υ <u>ι</u> ,		- 10	0, K 0 D	-y =	104	\sim	Out	DIC	
Round:	527		- 01	.e, лео н. л.	- 1	110 >	Out 1	$\mathbf{D} \mathbf{I} \mathbf{U} \cdot \mathbf{I}$	Kouna:	<u>,</u> ,	CULL31	- 01	0, KO	;y =	101		out	BIC:	Ч
Rouna:	<u>73</u> ,	cucial	- 96	л, кес	. =	110 ->	out .	DIC: 1	Kound:	73,	CULIN	- 90	I, <u>R</u> e	;g =	110	<u>></u>	Qut	Bit:	1
Round:	74,	cntlij	- 66	J, Keg	r =	111 ->	Qut !	Bit: 1	Round:	74,	cnt[1]	- 00	1, R	;g =	111	>	Qut	Bit:	1
Round :	25	cnt[2]	= 11	И. Кес	r =	1M1 ->	Out 1	Kit: 1	Round :	75	cnt[2]	= 11	ИR	• m =	101	->	Out	Rit:	Ю

Εικόνα 4.2: Παρουσίαση προσομοίωσης του κυκλώματος του συσσωρευτή θέτοντας ως οδηγό του συσσωρευτή έναν καταχωρητή ολίσθησης με μη-γραμμική ανάδραση (NFSR). Η προσομοίωση αποτυπώνει την τιμή του οδηγού NFSR, την τιμή του καταχωρητή και το σήμα εξόδου που οδηγείται στην ακολουθία σάρωσης. Στα δεξιά αναπαρίσταται η δυαδική ακολουθία που προκύπτει από την ολίσθηση του υψηλής τάξης ψηφίου, ενώ αριστερά αναπαρίσταται η δυαδική ακολουθία που προκύπτει από το χαμηλότερης τάξης ψηφίου.

Θεωρώντας ότι η ακολουθία σάρωσης αποτελείται από δεδομένου πλήθους δυαδικών ψηφίων, και ότι για την παραγωγή αυτής έχει χρησιμοποιηθεί η διάταξη παραγωγής διανύσματος δοκιμής ανά κύκλο σάρωσης (test-per-scan), τότε μπορούμε να αποφανθούμε ότι η περίοδος της διαδικασίας παραγωγής διανυσμάτων δοκιμής υπολογίζεται ως οι κύκλοι έως την επανάληψη της επανεμφάνιση ενός διανύσματος.

Όπως παρατηρούμε στο αριστερό στιγμιότυπο της εικόνας που παρατίθεται παραπάνω (Εικόνα 4.2), η περίοδος του υψηλής τάξης ψηφίου (R_h bit) του καταχωρητή κατάστασης (state register) στο σχήμα σάρωσης (SCAN design) ισούται με 64 κύκλους. Η συνάρτηση που μπορεί να περιγράψει την περίοδο του υψηλής τάξης ψηφίου είναι (2^k) x (2^k), όπου το k είναι το μήκος του συσσωρευτή.

Επιπλέον, στο δεξί στιγμιότυπο της εικόνας (Εικόνα 4.2) παρατηρούμε ότι η περίοδος του χαμηλότερης κατά ένα τάξης ψηφίου του καταχωρητή κατάστασης του συσσωρευτή στο σχήμα σάρωσης (SCAN Design) ισούται με 32 κύκλους. Εάν εκφράζαμε τη διάρκεια την περιόδου σε κάποια μαθηματική σχέση τότε αυτή θα ήταν (2^k) x (2^k-4), με k που ισούται με το μήκος του συσσωρευτή.

Συμπερασματικά, από τα παραπάνω πειράματα παρατηρούμε ότι το υψηλής τάξης ψηφίο έχει μεγαλύτερη περίοδο, και άρα μικρότερη πιθανότητα επανάληψης σε έναν αριθμό κύκλων μεγαλύτερο από το χαμηλότερης τάξης ψηφίο. Ακόμα, μπορούμε να θεωρήσουμε ότι όσο πιο χαμηλής τάξης είναι το ψηφίο παρακολούθησης του καταχωρητή κατάστασης στην έξοδο, τόσο μεγαλύτερη επανάληψη θα παρατηρούμε στην δυαδική ακολουθία που προκύπτει. Επομένως, θέτουμε ως οδηγό της ακολουθίας σάρωσης το υψηλής τάξης ψηφίο του καταχωρητή κατάστασης, όπου σε κάθε κύκλο ρολογιού το υψηλής τάξης ψηφίο θα ολισθαίνει στην ακολουθία σάρωσης (scan chain).

4.4 Προσομοίωση Κάλυψη Παραγόμενων Διανυσμάτων

Στον πίνακα (Table 1) που παρουσιάζεται στην εργασία [3] της βιβλιογραφίας, αποτυπώνεται ότι το σχήμα του συσσωρευτή (accumulator) το οποίο τροφοδοτείται από έναν απαριθμητή NFSR και η παραγωγή των διανυσμάτων δοκιμής γίνεται με το σχήμα (test-per-scan). Το μήκος τον παραγόμενων διανυσμάτων που προκύπτει είναι (2^k) x (2^k-2), όπου k το μήκος του απαριθμητή NFSR.

Ακόμα στην εργασία της βιβλιογραφίας [1], αποτυπώνεται ότι τα παραγόμενα διανύσματα έχουν ακολουθία (2^k-1), όπου η ποιότητα αυτής της ακολουθία εξαρτάται από μία σταθερά (constant additive value) η οποία καθορίζεται εμπειρικά.

Στο σχήμα του συσσωρευτή που παρουσιάσαμε παραπάνω, η περίοδος των ακολουθιών στην έξοδο είναι μεγαλύτερης διάρκειας και από τις δύο περιπτώσεις [3], [1] πετυχαίνοντας την παραγωγή ψευδοτυχαίων δυαδικών διανυσμάτων με περίοδο (2^k) x (2^k), όπου k το πλάτος του συσσωρευτή. Το κύριο χαρακτηριστικό που κάνει το κύκλωμα της εισήγησης καλύτερο από τα κυκλώματα της βιβλιογραφίας, είναι ότι εφαρμόζει σχήμα (test-per-scan) στη διαδικασία παραγωγής των διανυσμάτων.

4.5 Ποιότητα Παραγωγής Διανυσμάτων

Αξιολογώντας το παραπάνω κύκλωμα, πρέπει να επισημάνουμε ότι η παραγωγή των διανυσμάτων εξαρτάται και από το μήκος του NFSR (το πλήθος των βαθμίδων) αλλά και από το μήκος των παραγόμενων διανυσμάτων που θέτουμε. Στον πίνακα (Πίνακα 4.1) αποτυπώνεται η κάλυψη των

διανυσμάτων που επιτυγχάνεται με την προσομοίωση του κυκλώματος συσσωρευτή, χρησιμοποιώντας στην είσοδό του καταχωρητή ολίσθησης (NFSR) που εφαρμόζει εξωτερική ανάδραση (external feedback), σε ποσοστιαία κάλυψη με το πλήθος των διανυσμάτων που αναμένεται από μία δυαδική απαρίθμηση (2ⁿ-1), όπου n το πλήθος των βαθμίδων της απαρίθμησης.

Παρατηρούμε ότι για σταθερό μήκος NFSR (k), όσο πιο μεγάλο είναι το μήκος των διανυσμάτων που παράγονται από τον συσσωρευτή, τόσο πιο μικρό είναι το πλήθος των μοναδικών ακολουθιών που παράγονται. Αυτό συμβαίνει διότι όσο πιο μικρό είναι το (k) τόσο λιγότερο ψευδο-τυχαία είναι η παραγωγή διανυσμάτων από τον Scan Chain, επομένως η πιθανότητα να παραχθεί μοναδικό διάνυσμα στην έξοδο είναι μικρότερη.

Ακόμα, στον πίνακα (Πίνακας 4.2) παρατηρούμε την κάλυψη των διανυσμάτων του συσσωρευτή, που οδηγείται από καταχωρητή ολίσθησης (NFSR) εσωτερικής ανάδρασης (internal feedback). Επιπλέον, συγκρίνοντας τους δύο πίνακες (Πίνακας 4.1 και Πίνακας 4.2) παρατηρούμε ότι η πρώτη προσομοίωση παρουσιάζει μεγαλύτερα ποσοστά κάλυψης χρησιμοποιώντας το ίδιο πλάτος (k) και στο αντίστοιχο μήκος παραγόμενου διανύσματος (ή το μήκος του CUT). Αυτό σηματοδοτεί ότι το κύκλωμα του συσσωρευτή παράγει διανύσματα (scan paths) με μεγαλύτερη τυχαιότητα.

k	3	4	5	6	7	8	9	10	11	12	13	14	15	16
							9	6						
3	100	100	100	70.31	44.53	23.83	12.3	6.15	3.08	1.54	0.77	0.38	0.19	0.1
4	100	100	100	100	82.81	57.81	34.77	18.95	9.96	5.22	2.71	1.38	0.7	0.36
5	100	100	100	100	100	88.28	66.21	41.99	24.85	13.82	7.42	3.91	2.05	1.07
6	100	100	100	100	100	99.22	87.11	65.92	43.95	26.32	14.99	8.2	4.42	2.35
7	100	100	100	100	100	100	99.22	89.45	70.56	47.88	29.46	16.95	9.39	5.1
8	100	100	100	100	100	100	100	100	95.51	79.96	54.97	33.7	19.45	10.77
9	100	100	100	100	100	100	100	100	99.41	93.09	77.09	54.28	33.93	19.86
10	100	100	100	100	100	100	100	100	100	99.71	93.8	77.18	55.22	35.32
11	100	100	100	100	100	100	100	100	100	100	99.39	93.02	77.32	55.34
12	100	100	100	100	100	100	100	100	100	100	100	99.93	97.87	86.09
13	100	100	100	100	100	100	100	100	100	100	100	100	99.78	96.7
14	100	100	100	100	100	100	100	100	100	100	100	100	100	99.84

Πίνακας 4.1: Κάλυψη διανυσμάτων συσσωρευτή (Accumulator) οδηγούμενο από καταχωρητή ολίσθησης με μηγραμμική ανάδραση NFSR εφαρμόζοντας εξωτερική ανάδραση (external feedback NFSR). Στην κατακόρυφη στήλη αποτυπώνεται το πλήθος των βαθμίδων του NFSR και στην οριζόντια γραμμή το μέγεθος των διανυσμάτων.

k	3	4	5	6	7	8	9	10	11	12	13	14	15	16
	%													
3	100	100	87.5	64.06	40.62	23.05	11.72	5.86	2.93	1.46	0.73	0.37	0.18	0.09
4	100	100	100	100	86.72	57.03	35.16	19.43	10.01	5.1	2.6	1.32	0.67	0.34
5	100	100	100	100	95.31	84.38	62.5	41.11	25.05	14.31	7.75	4.13	2.15	1.11
6	100	100	100	100	100	100	92.77	70.21	45.9	27.42	15.56	8.56	4.64	2.49
7	100	100	100	100	100	100	98.44	90.62	72.56	49.8	31.02	17.99	9.86	5.31
8	100	100	100	100	100	100	100	99.8	95.02	78.81	54.46	33.39	19.26	10.69
9	100	100	100	100	100	100	100	100	99.22	92.87	76.97	54.41	34.24	20.15

10	100	100	100	100	100	100	100	100	100	99.61	94.09	79.1	57.61	37.44
11	100	100	100	100	100	100	100	100	100	100	99.78	95.57	82.02	60.59
12	100	100	100	100	100	100	100	100	100	100	100	99.94	97.81	86.7
13	100	100	100	100	100	100	100	100	100	100	100	99.83	98.82	93.79
14	100	100	100	100	100	100	100	100	100	100	100	100	100	99.73

Πίνακας 4.2: Κάλυψη διανυσμάτων συσσωρευτή (Accumulator) οδηγούμενο από NFSR εσωτερικής ανάδρασης (internal feedback NFSR). Στην κατακόρυφη στήλη αποτυπώνεται το πλήθος των βαθμίδων του NFSR και στην οριζόντια γραμμή το μέγεθος των διανυσμάτων.

4.6 Προσομοίωση Διανυσμάτων Δοκιμής σε Πραγματικά Κυκλώματα

Στόχος κάθε ενσωματωμένου κυκλώματος αυτοελέγχου (BIST), είναι να έχει την ικανότητα να ανιχνεύσει τα ελαττώματα κάθε ηλεκτρονικού κυκλώματος στον ελάχιστο αριθμό βημάτων, δηλαδή στο ελάχιστο αριθμό κύκλων ρολογιού. Στον πίνακα (Πίνακας 4.3) παρατίθενται κάποιες προσομοιώσεις για την εύρεση της κάλυψης των ελαττωμάτων σε πραγματικά κυκλώματα scan iscas' 89. Ακόμα, στον πίνακα (4.3) επισυνάπτονται οι δοκιμές των μετρήσεων που βρίσκονται στην βιβλιογραφία [1] (Table 2 pg. 2582).

Επιπλέον στον πίνακα (Πίνακας 4.4) παρατίθενται το ποσοστό κάλυψης των ελαττωμάτων έπειτα από εφαρμογή των δυαδικών διανυσμάτων δοκιμής του παραγωγού διανυσμάτων δοκιμής που εισηγούμαστε, σε μεγαλύτερα κυκλώματα scan iscas' 89.

Τόσο στον πίνακα (Πίνακας 4.3) όσο και στον πίνακα (Πίνακας 4.4), αποτυπώνονται οι μετρήσεις που προκύπτουν από την προσομοίωση και την εφαρμογή των διανυσμάτων δοκιμής που παράγονται από το σχήμα που παρουσιάζεται σε αυτή την ενότητα (5^η στήλη – «Προτεινόμενο»), σε σύγκριση με τις μετρήσεις που παρατίθενται στην εργασία [1] (Table 2 pg. 2582) της βιβλιογραφίας (4^η στήλη – «[1]»). Ακόμα στους πίνακες των μετρήσεων αποτυπώνεται ο αριθμός των σημάτων στην είσοδο κάθε κυκλώματος (2^η στήλη – «INPUTS») καθώς και η ονομασία του (1^η στήλη – «CUT»).

Για την εφαρμογή των μετρήσεων έγινε χρήση του ελάχιστου μήκους συσσωρευτή (Accumulator - k) στο σημείο που το ποσοστό της κάλυψης των ελαττωμάτων είναι ίσο ή μεγαλύτερο με τις μετρήσεις που παρατίθενται στην βιβλιογραφία [1] (Table 2 pg. 2582). Στις περιπτώσεις που δεν ήταν εφικτή η κάλυψη των ελαττωμάτων σε μεγαλύτερο ποσοστό σε σύγκριση με τα ποσοστά της βιβλιογραφίας έγινε χρήση του μέγιστου μήκους συσσωρευτή.

CUT	INPUTS	[1]	k	Προτεινόμενο
s27	7	100%	5	100%
s386	13	100%	8	100%
s1488	14	-	10	100%
s1494	14	99.47%	10	99.20%
s208	19	100%	8	100%
s820	23	-	11	100%
s832	23	98.98%	11	98.39%
s349	24	99.41%	5	99.43%
s382	24	100%	5	100%
s400	24	-	5	99.58%
s526	24	99.91%	9	99.82%
s510	25	100%	7	100%
s1196	32	99.96%	11	100%
s1238	32	96.73%	11	94.91%
s420	35	97.27%	11	97.67%
s953	45	100%	10	100%
s641	54	99.53%	10	98.27%
s838.1	66	65.09%	9	72.29%
s838	67	67.32%	5	84.83%
s1423	91	99.09%	11	99.08
s9234.1	247	89.43%	11	89.89%

Πίνακας 4.3: Κάλυψη σφάλματος (Fault Coverage) κυκλωμάτων SCAN ISCAS '89 με την εφαρμογή διανυσμάτων δοκιμής που παράγονται από τον συσσωρευτή που οδηγείται από καταχωρητή ολίσθησης (NFSR) όπως παρουσιάσαμε.

CUT	INPUTS	[1]	k	Προτεινόμενο
s5378	214	98.35%	9	98.59%
s9234.1	247	89.43%	11	89.89%
s15850.1	611	94.88%	11	93.59%
s13207.1	700	98.46%	11	97.64%
s38417	1664	97.44%	11	95.79%
s35932	1763	89.69%	6	89.81%

Πίνακας 4.4: Κάλυψη σφάλματος (Fault Coverage) σε κυκλώματα SCAN ISCAS '89 με μεγαλύτερη είσοδο.

5. Συσσωρευτής Οδηγούμενος από Καταχωρητή Ολίσθησης με Μη Γραμμική Ανάδραση και Εφαρμογή Επιλογέα στην Ακολουθία Σάρωσης

5.1 Εισαγωγή

Παρατηρώντας την υλοποίηση ενός κυκλώματος παραγωγού διανυσμάτων δοκιμής (Test Pattern Generator), όπως αυτό που αναλύεται στο προηγούμενο κεφάλαιο (Κεφάλαιο **Error! Reference source not found.**), και αξιολογώντας τα αποτελέσματα των μετρήσεων της προσομοίωσης, συμπεραίνουμε ότι η κάλυψη των ελαττωμάτων στα κυκλώματα iscas scan '89 όπως αυτή προέκυψε στις προσημειώσεις είναι υψηλή, ενώ σε κάποιες περιπτώσεις πετυχαίνει μεγαλύτερη κάλυψη ελαττωμάτων της υλοποίησης που παρουσιάζεται στο [1] της βιβλιογραφίας, αλλά χωρίς αυτή να είναι ιδανική. Αυτό συμβαίνει διότι είτε τα παραγόμενα διανύσματα έχουν μικρή περίοδο, είτε υπάρχει επανάληψη διανυσμάτων στο χρόνο μίας περιόδου, (2^k) x (2^k) κύκλους ρολογιού.

Στο κεφάλαιο αυτό, θα αναλύσουμε μία δεύτερη υλοποίηση ενός παραγωγού διανυσμάτων δοκιμής (TPG) με την χρήση της δομής του συσσωρευτή (accumulator) που οδηγείται από έναν καταχωρητή ολίσθησης με μη-γραμμική ανάδραση (NFSR). Επιπλέον, στην υλοποίηση θα χρησιμοποιήσουμε έναν διαφορετικό τρόπο οδήγησης της ακολουθίας σάρωσης (scan chain), χρησιμοποιώντας ένα επιπλέον ηλεκτρονικό εξάρτημα, έναν πολυπλέκτη. Ο πολυπλέκτης θα τοποθετηθεί στη συνέχει του καταχωρητή κατάστασης και θα εναλλάσσει σε κάθε κύκλο το σήμα της βαθμίδας του καταχωρητή κατάστασης που θα οδηγεί την ακολουθία σάρωσης. Η ακολουθία σάρωσης (scan chain) στην περίπτωση αυτή θα οδηγείται από μία λογική διάταξη μεταξύ των βαθμίδων του καταχωρητή κατάστασης.

5.2 Περιγραφή Κυκλώματος

Στην εικόνα (Εικόνα 5.1) αποτυπώνεται το κύκλωμα που αναπτύξαμε και θα αναλύσουμε σε αυτό το κεφάλαιο. Το σχήμα είναι επηρεασμένο από αυτό που αναπτύχθηκε στο προηγούμενο κεφάλαιο (Κεφάλαιο 4). Στην εικόνα (Εικόνα 5.2) παρατηρούμε πιο συγκεκριμένα τον τρόπο με τον οποίο ο καταχωρητής ολίσθησης οδηγείται (scan chain) από τις δύο υψηλής τάξεως βαθμίδες του καταχωρητή κατάστασης.

Ο καταχωρητής ολίσθησης scan chain οδηγείται σε κάθε κύκλο είτε με το πρώτο είτε με το δεύτερο υψηλής τάξης ψηφίο (high bit) του καταχωρητή κατάστασης. Αυτό επιτυγχάνεται συνδέοντας τις εισόδους του πολυπλέκτη με το πρώτο και το δεύτερο υψηλής τάξης ψηφίο του καταχωρητή κατάστασης. Το σήμα «επιλογέα» του πολυπλέκτη οδηγείται από την λογική πράξη XOR του πρώτου και του δεύτερου χαμηλής τάξης ψηφίου. Όπως είναι κατανοητό, η προϋπόθεση για την λειτουργία του κυκλώματος αυτού είναι ότι το μήκος του συσσωρευτή πρέπει να είναι τουλάχιστον 4, (k ≥ 4).

Το κάθε ψηφίο του καταχωρητή ολίσθησης με μη-γραμμική ανάδραση NFSR δεν ακολουθεί κάποια γραμμικότητα. Αυτό σημαίνει ότι η διάταξη που αποτυπώνεται στην εικόνα (Figure 5.2) κάνει την επιλογή του ψηφίου οδηγού τυχαία.



Εικόνα 5.1: Κύκλωμα Συσσωρευτή (Accumulator) με χρήση πολυπλέκτη που τροφοδοτεί (οδηγεί) την ακολουθία σάρωσης (scan chain).



Εικόνα 5.2: Ακολουθία σάρωσης που οδηγείται από μία συνάρτηση η οποία έχει σαν έξοδο το 1° ή το 2° υψηλής τάξης ψηφίο του ενός καταχωρητή (καταχωρητής κατάστασης).

5.3 Ποιότητα Παραγωγής Διανυσμάτων

Παρακάτω παρουσιάζονται σε δύο πίνακες (Πίνακας 5.1) και (Πίνακας 5.2) η κάλυψη των διανυσμάτων που παράγονται από την διάταξη που παρουσιάζουμε, με εφαρμογή στην είσοδο του συσσωρευτή την έξοδο ενός καταχωρητή ολίσθησης με Μη-γραμμική ανάδραση (NFSR) με εσωτερική ανάδραση (internal feedback) και εξωτερική ανάδρασης (external feedback) αντίστοιχα. Σε αντίθεση με την κάλυψη που πετυχαίνουμε στην προηγούμενη υλοποίηση (Πίνακας 4.1) και (Πίνακας 4.2) παρατηρούμε ότι ο τρόπος διαμόρφωσης του σήματος της ανάδρασης (feedback) δεν επηρεάζει το πλήθος των μοναδικών παραγόμενων διανυσμάτων δοκιμής, άρα και το ποσοστό κάλυψης των διανυσμάτων στην έξοδο, όπως παρατηρήσαμε στην προηγούμενη ενότητα με τη σύγκριση του σχήματος με το σχήμα της βιβλιογραφίας.

Τέλος, το ποσοστό κάλυψης που πετυχαίνουμε σε αυτή την υλοποίηση του παραγωγού διανυσμάτων (TPG), είναι μεγαλύτερο όσο το n, το μήκος της εισόδου του κυκλώματος που βρίσκεται υπό την διενέργεια ελέγχου (CUT), αυξάνεται. Για παράδειγμα, έστω ένα κύκλωμα που απαιτεί έλεγχο ορθής λειτουργίας (CUT) το οποίο έχει μήκος εισόδου 15 (n = 15). Στον πίνακα (Πίνακα 5.1) παρατηρούμε ότι η κάλυψη των παραγόμενων διανυσμάτων αγγίζει το ποσοστό κάλυψης 100%, ακόμα και όταν το μήκος του συσσωρευτή είναι 12 (k = 12). Στον πίνακα κάλυψης της υλοποίησης του προηγούμενου κυκλώματος (TPG), παρατηρούμε στον (Πίνακα 4.1) ότι για την ίδια διάταξη (CUT) με n=15 και k=12 δεν παρατηρείται πλήρης κάλυψη (100%).

k	3	4	5	6	7	8	9	10	11	12	13	14	15	16
							%)						
3	100	100	90.62	67.19	42.97	23.83	12.11	6.15	3.08	1.54	0.77	0.38	0.19	0.1
4	100	100	100	93.75	80.47	60.16	37.89	21.68	11.67	6.05	3.1	1.56	0.78	0.39
5	100	100	100	100	100	96.48	84.38	61.04	37.84	21.39	11.49	5.97	3.05	1.54
6	100	100	100	100	100	100	99.8	96.39	80.81	57.06	35.17	20.08	10.84	5.67
7	100	100	100	100	100	100	100	100	99.22	92.75	74.57	50.79	30.55	17.14
8	100	100	100	100	100	100	100	100	100	99.93	97.64	85.99	64.35	41.7
9	100	100	100	100	100	100	100	100	100	100	99.99	98.79	90.25	70.94
10	100	100	100	100	100	100	100	100	100	100	100	99.99	99.23	92.6
11	100	100	100	100	100	100	100	100	100	100	100	100	99.99	99.33
12	100	100	100	100	100	100	100	100	100	100	100	100	100	100
13	100	100	100	100	100	100	100	100	100	100	100	100	100	100
14	100	100	100	100	100	100	100	100	100	100	100	100	100	100

Πίνακας 5.1: Κάλυψη διανυσμάτων χρησιμοποιώντας την παραπάνω διάταξη παραγωγής της ακολουθίας σάρωσης (scan path) που οδηγείται από τον καταχωρητή κατάστασης του συσσωρευτή (Accumulator) οδηγούμενο από NFSR εσωτερικής ανάδρασης.

k	3	4	5	6	7	8	9	10	11	12	13	14	15	16
							%)						
3	100	100	90.62	67.19	42.97	23.83	12.11	6.15	3.08	1.54	0.77	0.38	0.19	0.1
4	100	100	100	93.75	80.47	60.16	37.89	21.68	11.67	6.05	3.1	1.56	0.78	0.39
5	100	100	100	100	100	96.48	84.38	61.04	37.84	21.39	11.49	5.97	3.05	1.54
6	100	100	100	100	100	100	99.8	96.39	80.81	57.06	35.17	20.08	10.84	5.67
7	100	100	100	100	100	100	100	100	99.22	92.75	74.57	50.79	30.55	17.14
8	100	100	100	100	100	100	100	100	100	99.93	97.64	85.99	64.35	41.7
9	100	100	100	100	100	100	100	100	100	100	99.99	98.79	90.25	70.94
10	100	100	100	100	100	100	100	100	100	100	100	99.99	99.23	92.6
11	100	100	100	100	100	100	100	100	100	100	100	100	99.99	99.33
12	100	100	100	100	100	100	100	100	100	100	100	100	100	100
13	100	100	100	100	100	100	100	100	100	100	100	100	100	100
14	100	100	100	100	100	100	100	100	100	100	100	100	100	100

Πίνακας 5.2: Κάλυψη διανυσμάτων χρησιμοποιώντας την παραπάνω διάταξη παραγωγής της ακολουθίας σάρωσης (scan path) που οδηγούνται από τον καταχωρητή κατάστασης του συσσωρευτή (Accumulator) οδηγούμενο από NFSR εξωτερικής ανάδρασης.

5.4 Προσομοίωση Διανυσμάτων Δοκιμής σε Πραγματικά Κυκλώματα

Στους πίνακες που παρουσιάζονται παρακάτω (Πίνακας 5.3) και (Πίνακας 5.4) αποτυπώνονται τα αποτελέσματα των μετρήσεων της κάλυψης σφάλματος σε πραγματικά κυκλώματα scan iscas '89. Ο κάθε πίνακας ενσωματώνει τόσο τα αποτελέσματα των μετρήσεων που προέκυψαν από την προσομοίωση της υλοποίησης του συσσωρευτή (Accumulator) της προηγούμενης ενότητας (5^η στήλη – «Προτεινόμενο [4]»), όσο και τις μετρήσεις που παρουσιάζονται στην εργασία [1] της βιβλιογραφίας στον πίνακα (Table 2 pg. 2582) (4^η στήλη – «[1]»). Για τις μετρήσεις κάθε κυκλώματος παραθέτουμε αντίστοιχα την ονομασία του (1^η στήλη – «CUT») και τον αριθμό των σημάτων στην είσοδο (2^η στήλη – «INPUTS»).

Οι μετρήσεις που προκύπτουν από το σχήμα που παραθέσαμε σε αυτή την ενότητα, απεικονίζονται στην (6^η στήλη – «Προτεινόμενο») καταγράφοντας το ποσοστό κάλυψης σφάλματος για κάθε κύκλωμα iscas scan '89 που πετυχαίνει ο συσσωρευτής.

Για την εφαρμογή των μετρήσεων έγινε χρήση του ελάχιστου μήκους συσσωρευτή (Accumulator - k) στο σημείο που το ποσοστό της κάλυψης σφάλματος είναι ίσο ή μεγαλύτερο με τις μετρήσεις που παρατίθενται από την βιβλιογραφία. Στις περιπτώσεις που δεν ήταν εφικτή η κάλυψη σφάλματος με μεγαλύτερο ποσοστό σε σύγκριση με τα ποσοστά της βιβλιογραφίας έγινε χρήση του μέγιστου μήκους συσσωρευτή.

CUT	INPUTS	[1]	k Προτεινόμενο [4]		k	Προτεινόμενο
				[4]		
s27	7	100%	5	100%	5	100%
s386	13	100%	8	100%	7	100%
s1488	14	-	10	100%	7	100%
s1494	14	99.47%	10	99.20%	7	99.20%
s208	19	100%	8	100%	7	100%
s820	23	-	11	100%	9	100%
s832	23	98.98%	11	98.39%	9	98.39
s349	24	99.41%	5	99.43%	5	99.43
s382	24	100%	5	100%	5	100%
s400	24	-	5	99.58%	5	98.58%
s526	24	99.91%	9	99.82%	8	99.82%
s510	25	100%	7	100%	5	100%
s1196	32	99.96%	11	100%	10	100%
s1238	32	96.73%	11	94.91%	10	94.91%
s420	35	97.27%	11	97.67%	10	99.30%
s953	45	100%	10	100%	8	100%
s641	54	99.53%	10	98.27%	11	99.35%
s838.1	66	65.09%	9	72.29%	9	72.83%
s838	67	67.32%	5	84.83%	5	86.93%
s1423	91	99.09%	11	99.08	9	99.08
s9234.1	247	89.43%	11	89.89%	10	91.09%

Πίνακας 5.3: Προσομοιώσεις χρησιμοποιώντας το κύκλωμα Accumulator που οδηγείται από απαριθμητή NFSR και το Scan Chain από έναν πολυπλέκτη οδηγούμενο από την XOR του πρώτου και δεύτερου χαμηλής τάξης ψηφίου. Προσομοίωση κυκλώματα Scan ISCAS' 89.

CUT	INPUTS	[1]	k	Προτεινόμενο	k	Προτεινόμενο
				[4]		
s5378	214	98.35%	9	98.59%	8	98.99%
s9234.1	247	89.43%	11	89.89%	10	91.09%
s15850.1	611	94.88%	11	93.59%	11	94.73%
s13207.1	700	98.46%	11	97.64%	11	98.35%
s38417	1664	97.44%	11	95.79%	11	97.07%
s35932	1763	89.69%	6	89.81%	6	89.81%

Πίνακας 5.4: Κάλυψη σφάλματος σε κυκλώματα ISCAS' 89 με μεγαλύτερη είσοδο.

5.5 Αξιολόγηση Αποτελεσμάτων Προσομοίωση

Στον πίνακα (Πίνακας 5.3) παρουσιάζονται τα αποτελέσματα της προσομοίωσης στη μέτρηση του σφάλματος κάλυψης σε κυκλώματα scan ISCAS' 89 παραθέτοντας και τα αποτελέσματα του κυκλώματος TPG που παρουσιάστηκε παραπάνω.

Στον πίνακα (Πίνακα 5.4) παρατηρούμε ότι η κάλυψη σφάλματος που πετυχαίνουμε χρησιμοποιώντας ως παραγωγό διανυσμάτων δοκιμής το κύκλωμα που παραθέτουμε σε αυτή την ενότητα. Παρατηρείται λοιπόν ότι, σε κάποια από τα πραγματικά κυκλώματα πετυχαίνεται μεγαλύτερο ποσοστό και σε κάποια άλλα το ίδιο ποσοστό με τις μετρήσεις που παρατίθενται στον πίνακα (Πίνακας 4.4) σε λιγότερους κύκλους λειτουργίας του συσσωρευτή.

Παρ' όλα αυτά η διαφορά στο ποσοστό κάλυψης σφάλματος δεν είναι σημαντική.

6. Συσσωρευτής Οδηγούμενος από Καταχωρητή Ολίσθησης με Μη Γραμμική Ανάδραση και Εφαρμογή Πολλαπλών Καταχωρητών Σάρωσης

6.1 Εισαγωγή

Η εφαρμογή πολλαπλών καταχωρητών ολίσθησης, χρησιμοποιείται κατά κύριο λόγο σε κυκλώματα ενσωματωμένου αυτοελέγχου (BIST) με σχήμα παραγωγής διανυσμάτων (test-per-scan) για την παραγωγή διανυσμάτων δοκιμής μεγαλύτερου μήκους. Μία τέτοια αρχιτεκτονική κυκλωμάτων παραγωγής διανυσμάτων δοκιμής είναι αναγκαία όταν ένα ηλεκτρονικό κύκλωμα (CUT), στο οποίο πρέπει να εφαρμόσουμε ένα σύνολο διανυσμάτων δοκιμής για τον έλεγχο της ορθής λειτουργίας του, έχει μεγάλο αριθμό εισόδων. Στόχος αυτής της τεχνικής, είναι η μείωση του αριθμού των βημάτων, καθώς και η μείωση του χρόνου ελέγχου ορθής λειτουργίας ενός ηλεκτρονικού κυκλώματος ακόμα και όταν αυτό έχει μεγάλο αριθμό εισόδων.

6.2 Περιγραφή Κυκλώματος

Στην εικόνα (Εικόνα 6.1) παρουσιάζεται ένα κύκλωμα παραγωγής διανυσμάτων δοκιμής, βασιμσμένο σε διάταξη συσσωρετή (accumulator) με εφαρμογή πολλαπλών ακολουθιών σάρωσης (scan chain) για την οδήγηση του κυκλώματος που είναι υπό τη διαδικασία έλεγχου (CUT), με την τροφοδότηση του με διανύσματα δοκιμής που παράγονται για την ανίχνευση σφαλμάτων. Η συγκεκριμένη υλοποίηση εφαρμόζει διπλή ακολουθία σάρωσης (scan chain) που οδηγείται από τα δύο υψηλής τάξης ψηφία (bit) του καταχωρητή κατάστασης. Για κάθε μέγεθος k του συσσωρευτή (accumulator), η ακολουθία σάρωσης αποτελείται από δυο υποδιαιρέσεις του μήκους της εισόδου του κυκλώματος που είναι υπό έλεγχο (CUT).



Εικόνα 6.1: Συσσωρευτής οδηγούμενος από καταχωρητή ολίσθησης με μη-γραμμική ανάδραση (NFSR) και χρήση διπλής ακολουθίας σάρωσης οδηγούμενη από τα δύο υψηλής τάξης ψηφία του καταχωρητή κατάστασης, για την τροφοδότηση του CUT με διανύσματα δοκιμής.

6.3 Προσομοίωση Λειτουργίας Κυκλώματος Παραγωγής Διανυσμάτων Δοκιμής

Στον παρακάτω πίνακα (Πίνακα 6.1) γίνεται μία αναπαράσταση της κάλυψης των δυαδικών διανυσμάτων που παράγονται από το κύκλωμα που παρουσιάζεται στην (Εικόνα 6.1), σε σχέση με την εξαντλητική παραγωγή διανυσμάτων για κάθε μέγεθος διανυσμάτων (n). Στην οριζόντια διάταξη (γραμμές του πίνακα) αναπαρίσταται το μήκος του συσσωρευτή (k) και στην κατακόρυφη διάταξη αναπαρίσταται το μήκος των παραγόμενων διανυσμάτων (n). Οι μετρήσεις που παρουσιάζονται στον πίνακα (Πίνακα 6.1), διατυπώνουν την ποσοστιαία κάλυψη των διανυσμάτων που παράγονται από τον συσσωρευτή (Εικόνα 6.1) σε σύγκριση με τα διανύσματα που μπορούν να παραχθούν με εξαντλητική μέθοδο για κάθε μήκος διανύσματος (n) από το 1 έως και μήκους 16. Οι μετρήσεις επαναλαμβάνονται για τα μεγέθη των συσσωρευτών από 1 έως το 14.

k	3	4	5	6	7	8	9	10	11	12	13	14	15	16
							9	/ 0						
3	100	100	90.62	75	43.75	23.44	11.72	5.76	2.88	1.42	0.71	0.35	0.17	0.09
4	100	100	100	87.5	75.78	56.64	35.16	20.02	10.4	5.37	2.76	1.42	0.72	0.36
5	100	100	100	100	98.44	92.19	69.14	44.24	25.44	13.89	7.29	3.81	1.98	1.02
6	100	100	100	87.5	87.5	75	72.27	58.59	44.29	28.34	16.71	9.39	5	2.64
7	100	100	100	87.5	87.5	75	73.44	60.16	54.59	41.6	29.06	17.88	10.26	5.66
8	100	100	100	87.5	87.5	75	73.83	60.55	56.93	44.53	38.04	27.49	18.27	10.72
9	100	100	100	100	100	100	98.44	86.72	81.05	64.45	55.44	39.99	30.19	19.77
10	100	100	100	100	100	100	97.66	88.28	83.01	68.75	60.01	45.65	36.91	25.98
11	100	100	100	100	100	100	96.09	86.72	80.08	66.41	58.13	45.31	37.99	28.22
12	100	100	100	100	100	100	97.27	86.72	79.88	64.45	56.59	42.97	36.41	26.56
13	100	100	100	87.5	87.5	75	73.83	61.33	57.91	46.39	42.09	32.54	28.45	21.33
14	100	100	100	87.5	87.5	75	73.83	60.55	58.5	46.29	42.9	32.86	28.98	21.61

Πίνακας 6.1: Ποσοστό κάλυψης διανυσμάτων κυκλώματος Δυαδικού Συσσωρευτή με οδήγηση διπλή ακολουθίας σάρωσης σε σχέση με τον πλήθος της εξαντλητικής παραγωγής διανύσματων.

6.4 Προσομοίωση Παραγόμενων Διανυσμάτων σε Πραγματικά Κυκλώματα

Στους πίνακες που παρουσιάζονται παρακάτω (Πίνακας 6.2) και (Πίνακας 6.3) γίνεται καταγραφή των προσομοιώσεων που έχουν γίνει σε πραγματικά κυκλώματα iscas scan '89 μικρού μεγέθους (Πίνακας 6.2) αλλά και σε κυκλώματα iscas scan '89 μεγαλύτερου μεγέθους (Πίνακας 6.3), με την τροφοδότηση τους με διανύσματα δοκιμής που παράγονται από αυτή την διάταξη (TPG). Στην οριζόντια διάταξη (γραμμές) των πινάκων (6.2 και 6.3) αποτυπώνεται το ποσοστό κάλυψης στα σφάλματα που προκύπτει από τις μετρήσεις των προηγούμενων υλοποιήσεων καθώς και από την εργασία [1] της βιβλιογραφίας στον πίνακα (Table 2 pg. 2582) (4^η στήλη – [1]). Στην 5^η «Προτεινόμενο [4]» και 6^η «Προτεινόμενο [5]» στήλη αποτυπώνονται τα αποτελέσματα των μετρήσεων που προκύπτουν από τα δύο προηγούμενα κεφάλαια (Κεφάλαιο 4) και (Κεφάλαιο 5) αντίστοιχα. Ακόμα στην 2^η στήλη «INPUTS» αποτυπώνεται το μέγεθος του κάθε ηλεκτρονικού κυκλώματος που διενεργείται η προσομοίωση. Τέλος, οι μετρήσεις που παράγονται από το κύκλωμα που παρουσιάζεται σε αυτό το κεφάλαιο καταγράφονται στην (7^η στήλη - «Προτεινόμενο»).

CUT	INPUTS	[1]	k	Προτεινόμενο [4]	k	Προτεινόμενο [5]	k	Προτεινόμενο
s27	7	100%	5	100%	5	100%	5	100%
s386	13	100%	8	100%	7	100%	7	100%
s1488	14	-	10	100%	7	100%	7	100%
s1494	14	99.47%	10	99.20%	7	99.20%	7	99.20%
s208	19	100%	8	100%	7	100%	7	100%
s820	23	-	11	100%	9	100%	9	100%
s832	23	98.98%	11	98.39%	9	98.39	9	98.39%
s349	24	99.41%	5	99.43%	5	99.43	7	99.43

s382	24	100%	5	100%	5	100%	5	100%
s400	24	-	5	99.58%	5	98.58%	5	98.58%
s526	24	99.91%	9	99.82%	8	99.82%	8	99.82%
s510	25	100%	7	100%	5	100%	5	100%
s1196	32	99.96%	11	100%	10	100%	10	100%
s1238	32	96.73%	11	94.91%	10	94.91%	10	94.91%
s420	35	97.27%	11	97.67%	10	99.30%	10	99.30%
s953	45	100%	10	100%	8	100%	8	100%
s641	54	99.53%	10	98.27%	11	99.35%	11	99.35%
s838.1	66	65.09%	9	72.29%	9	72.83%	8	75.19%
s838	67	67.32%	5	84.83%	5	86.93%	5	86.93%
s1423	91	99.09%	11	99.08	9	99.08	9	99.08%
s9234.1	247	89.43%	11	89.89%	10	91.09%	10	91.09%

Πίνακας 6.2: Κάλυψη σφάλματος σε κυκλώματα ISCAS' 89 με χρήση του TPG που εφαρμόζει πολλαπλούς καταχωρητές ολίσθησης (scan chains) για την παραγωγή διανυσμάτων δοκιμής, σε αντιπαράθεση με την υλοποίηση [4], [5] και της βιβλιογραφίας [1].

CUT	INPUTS	[1]	k	Προτεινόμενο	k	Προτεινόμενο	k	Προτεινόμενο
				[4]		[5]		
s5378	214	98.35%	9	98.59%	8	98.99%	11	99.03%
s9234.1	247	89.43%	11	89.89%	10	91.09%	11	89.87%
s15850.1	611	94.88%	11	93.59%	11	94.73%	11	94.07%
s13207.1	700	98.46%	11	97.64%	11	98.35%	11	98.05%
s38417	1664	97.44%	11	95.79%	11	97.07%	11	95.93%
s35932	1763	89.69%	6	89.81%	6	89.81%	6	89.81%

Πίνακας 6.3: Κάλυψη σφάλματων κυκλωμάτων ISCAS' 89 με μεγαλύτερο μήκος στην είσοδο της παραπάνω υλοποίησης που εφαρμόζει πολλαπλούς καταχωρητές ολίσθησης (scan chains), σε αντιπαράθεση με την υλοποίηση [4], [5] και της βιβλιογραφίας [1].

6.5 Αξιολόγηση Προσομοιώσεων Συσσωρευτή

Όπως είναι αντιληπτό από τις προσομοιώσεις της παραγωγής διανυσμάτων δοκιμής από την διάταξη του κυκλώματος παραγωγής διανυσμάτων δοκιμής, όπως αυτή παρουσιάζεται σε αυτό το κεφάλαιο, η περίοδος που παρουσιάζουν τα παραγόμενα διανύσματα είναι (2^k) x (2^k) κύκλοι ρολογιού. Ο ίδιος χρόνος εντοπίστηκε επίσης στις δύο προηγούμενες υλοποιήσεις (κεφάλαια [4] και [5]). Στον πίνακα (Πίνακας 6.1) των προσομοιώσεων παρατηρούμε ότι τα ποσοστά κάλυψης των παραγόμενων διανυσμάτων σε σχέση με την εξαντλητική παραγωγή όλων των συνδυασμών, για διανύσματα με μήκος που ανήκει στο διάστημα [3, 16] ψηφίων, δεν παρουσιάζουν κάποια βελτίωση του σχήματος αποτυπώνεται και στις μετρήσεις που διενεργήθηκαν σε πραγματικά κυκλώματα scan iscas '89, ακόμα και σε αυτά που

έχουν μεγαλύτερο μέγεθος, με την εφαρμογή των παραγόμενων διανυσμάτων δοκιμής στις εισόδους των scan iscas κυκλωμάτων.

7. Συσσωρευτής Οδηγούμενος από Καταχωρητή Ολίσθησης με Μη Γραμμική Ανάδραση και Εφαρμογή Δύο Διαστάσεων Καταχωρητή Σάρωσης

7.1 Εισαγωγή

Κάνοντας μία ανασκόπηση στις υλοποιήσεις των κυκλωμάτων παραγωγής διανυσμάτων δοκιμής που έχουμε αναπτύξει μέχρι αυτό το κεφάλαιο, μπορούμε να διακρίνουμε ότι η περίοδος των ακολουθιακών διανυσμάτων (χρονικό διάστημα μέχρι την επανεμφάνιση μιας ακολουθίας διανύσματος) που παράγονται από το κάθε κύκλωμα είναι υψηλή. Αντιθέτως, η κάλυψη των ελαττωμάτων που μπορούν να ανιχνεύσουν είναι μικρή. Αυτό συμβαίνει διότι η πιθανότητα να παραχθεί ένα μοναδικό διάνυσμα δοκιμής στην έξοδο του κάθε κυκλώματος σε έναν κύκλο λειτουργίας είναι μικρή.

Η μελέτη που περιγράφεται στην εργασία [8] της βιβλιογραφίας, πραγματεύεται και τεκμηριώνει ότι η παραγωγή διανυσμάτων δοκιμής σε δισδιάστατη διάταξη βελτιώνει τη λειτουργία των συσσωρευτών ως μονάδες παραγωγής διανυσμάτων δοκιμής. Αξιοποιώντας το σχήμα που παρουσιάζεται στην εργασία [8], στα επόμενα δύο κεφάλαια θα παρουσιάσουμε δύο σχήματα τα οποία μοιάζουν και εξελίσσουν το σχήμα της βιβλιογραφίας.

Αξιοποιώντας εξολοκλήρου το μήκος και το περιεχόμενο του καταχωρητή κατάστασης του συσσωρευτή, ένα πλεονέκτημα είναι ότι στην έξοδό του παράγονται περισσότερα διανύσματα, καθώς και το ότι τα διανύσματα αυτά μπορεί να παρουσιάζουν μεγαλύτερη τυχαιότητα σε σχέση με την κατανομή που παρατηρούσαμε στις μέχρι τώρα υλοποιήσεις. Σκοπός της δισδιάστατης διαμόρφωσης των ακολουθιών σάρωσης (scan chain), είναι η παραγωγή ψευδο-τυχαίων διανυσμάτων δοκιμής που θα πετυχαίνουν μεγαλύτερη κάλυψη των ελαττωμάτων ενός ηλεκτρονικού κυκλώματος, όταν αυτά εφαρμόζονται σε κυκλώματα που απαιτούν έλεγχο ορθής λειτουργίας, σε σύγκριση με τις υλοποιήσεις που αναπτύξαμε στα δύο προηγούμενα κεφάλαια.

7.2 Περιγραφή Κυκλώματος

Σε αυτό το κεφάλαιο θα παρουσιάσουμε ένα κύκλωμα παραγωγής διανυσμάτων δοκιμής (Test Pattern Generator), βασισμένο στο κύκλωμα του συσσωρευτή. Στην είσοδο του συσσωρευτή τοποθετούμε έναν καταχωρητή ολίσθησης με μη-γραμμική ανάδραση (NFSR) και η ακολουθία σάρωσης (scan chain) εφαρμόζει διάταξη δυο διαστάσεων για την παραγωγή διανυσμάτων δοκιμής. Έτσι αξιοποιώντας πλήρως το περιεχόμενο του καταχωρητή κατάστασης.

Στην εικόνα (Εικόνα 7.1) παρουσιάζεται η υλοποίηση ενός τέτοιου κυκλώματος. Ταυτόχρονα, προτείνεται μία βελτιωμένη έκδοση του κυκλώματος που τεκμηριώνεται στην εργασία [8] της βιβλιογραφίας.

Ο καταχωρητής κατάστασης (state register) οδηγεί την ακολουθία σάρωσης (Scan Chain) παράγοντας διανύσματα με μήκος (n x n), όπου το (n x n) είναι τουλάχιστον το μήκος της εισόδου του κυκλώματος που βρίσκεται υπό την διενέργεια ελέγχου (CUT).

Στον κεφάλαιο [4] αναπτύξαμε την υλοποίηση ενός κυκλώματος που βασίζεται στον δυαδικό συσσωρευτή με σκοπό την παραγωγή διανυσμάτων δοκιμής. Η περίοδος αυτού του κυκλώματος προέκυψε και επαληθεύτηκε από την μαθηματική έκφρσαση (2^k) x (2^k), όπου το k είναι το πλήθος των βαθμίθων του συσσωρευτή, καθώς και του καταχωρητή ολίσθησης NFSR που οδηγεί το κύκλωμα του συσσωρευτή.

Στο παρόν κεφάλαιο, θα κάνουμε μια προσπάθεια να προτείνουμε μία βελτιωμένη εκδοσχή του κυκλώματος που παρουσιάζεται στα κεφάλαια [4] και [5] χρησιμοποίώντας δισδιάστατη δομή στην ακολουθίας σάρωσης και τον τρόπο με τον οποίο σχηματίζονται οι ακολουθίες δοκιμής αξιποιώντας το περιέχόμενο του καταχωρητή κατάστασης του συσσωρευτή. Η τεκμηρίωση του κυκλώματος θα δωθεί μέσω της παρουσίασης του πλήθος των μοναδικών διανυσμάτων που παράγονται για κάθε πλήθος βαθμίδων του συσσωρευτή k στο διάστημα [2, 12] και για κάθε μήκος των παραγώμενων διανυσμάτων στην έξοδο στο διάστημα [2², 12²]. Ακόμα, στο τέλος του κεφαλαίου αυτόύ θα παρουσιάσουμε την προσομοίωση των παραγόμενων διανυσμάτων σε κυκλώματα scan iscas '89.





7.3 Ποιότητα Παραγωγής Διανυσμάτων

Το κύκλωμα που παρουσιάζεται στην εικόνα (Εικόνα 7.1) και βασίζεται στην εργασία [8] της βιβλιογραφίας, παρέχει επιπλέον τη δυνατότητα παραγωγής διανυσμάτων δοκιμής σε κυκλώματα που έχουν ακόμη και μεγάλη είσοδο, χωρίς να χάνεται η ψευδο-τυχαία διάταξη των παραγόμενων διανυσμάτων, όπως στόχευαν και τα κυκλώματα που έχουν παρουσιαστεί στα δύο προηγούμενα κεφάλαια. Ως τροφοδότης του συσσωρευτή στην παρούσα υλοποίηση, χρησιμοποιείται ένας καταχωρητής ολίσθησης με Μη-Γραμμική ανάδραση (NFSR). Αντιθέτως, η είσοδος του συσσωρευτή στο κύκλωμα που τεκμηριώνεται στην εργασία [8] της βιβλιογραφίας, οδηγείται από ένας καταχωρητή ολίσθησης με γραμμική ανάδραση (LFSR). Ο καταχωρητής ολίσθησης με Μη-Γραμμική ανάδραση (NFSR) σε αντίθεση με τον με αυτόν που εφαρμόζει γραμμική ανάδραση, κάνει τον συσσωρευτή «καλύτερο» στην παραγωγή διανυσμάτων δοκιμής και υπενθυμίζουμε ότι λόγω του ότι ο καταχωρητής ολίσθησης (NFSR) εφαρμόζει ένα επιπλέον μη γραμμικό στοιχείο στη συνάρτηση μετάβασης, η περίοδος του είναι μεγαλύτερη από αυτήν του καταχωρητή ολίσθησης (LFSR).

Στον πίνακα (Πίνακα 7.1) αναπαρίσταται το πλήθος των μοναδικών διανυσμάτων που παράγονται κατά την λειτουργία του ανωτέρου κυκλώματος συσσωρευτή σε μία περίοδο. Η περίοδος του συσσωρευτή υπολογίζεται ως (2^k) x (2^k) κύκλοι ρολογιού, όπου k το πλήθος των βαθμίδων του συσσωρευτή. Συγκρίνοντας τις μετρήσεις που παρουσιάζονται παρακάτω με τις μετρήσεις που αναφέρονται στο (Table 4) [8] της βιβλιογραφίας, παρατηρούμε ότι υπάρχει διαφοροποίηση στο πλήθος των μοναδικώ διανυσμάτων που παράγονται, πετυχαίνοντας παραγωγή περισσότερων σε πλήθος μοναδικά δυαδικά διανύσματα στην περίπτωση του κυκλώματος που αναλύουμε σ' αυτή την εργασία.

Επιπλέον, στην στήλη «NFSR Period» αποτυπώνεται η περίοδος του καταχωρητή ολίσθησης NFSR που είναι τοποθετημένος στην είσοδο του συσσωρευτή ως οδηγός, για κάθε μήκος του συσσωρευτή (ή της τετραγωνικής ρίζας του μήκους των δυαδικών ακολουθιών που παράγονται).

				NFSR S	itage							NFSR
n	12	11	10	9	8	7	6	5	4	3	2	Period
2	16	16	16	16	16	16	16	16	16	16	8	5
3	224	224	224	224	224	224	224	224	176	64		8
4	4864	4864	4864	4864	4864	4416	2928	976	256			16
5	341816	306156	187640	87488	38080	14556	4068	1023				32
6	2523824	1184928	521312	202800	64624	16381	4092					64
7	7455600	2955688	983600	261885	65526	16373						128
8	14938093	4144876	1048555	262122	65513							256
9	16777172	4194259	1048530	262097								512
10	16777126	4194213	1048484									1024
11	16777042	4194129										2048
12	*1											4096

Πίνακας 7.1: Κύκλωμα Συσσωρευτή που οδηγείται από καταχωρητή ολίσθησης με Μη-Γραμμική ανάδραση (NFSR) και χρησιμοποιεί δισδιάστατη διάταξη στην ακολουθία σάρωσης.

7.4 Προσομοίωση Παραγόμενων Διανυσμάτων σε Πραγματικά Κυκλώματα

Στους πίνακες (Πίνακας 7.2) και (Πίνακας 7.3) που επισυνάπτονται παρακάτω, αναπαρίστανται τα αποτελέσματα των μετρήσεων του ποσοστού κάλυψης σφάλματος σε πραγματικά κυκλώματα scan iscas '89. Οι μετρήσεις πραγματοποιήθηκαν έπειτα από την τροφοδότηση των κυκλωμάτων αυτών με

¹ Δεν ήταν δυνατόν να προσομοιωθεί ο υπολογισμός των μοναδικών διανυσμάτων που παράγονται.

διανύσματα δοκιμής που παράχθηκαν από το κύκλωμα παραγωγής διανυσμάτων, συσσωρευτή, όπως αυτό αναλύεται σε αυτή την ενότητα. Σε κάθε γραμμή αποτυπώνεται η ονομασία του εκάστοτε κυκλώματος scan iscas, καθώς και το μήκος της εισόδου αντίστοιχα, όπως παρατηρείται στην 1^η και την 2^η στήλη των πινάκων (CUT και INPUTS). Για κάθε μέτρηση γίνεται η αντίστοιχη καταγραφή και των προηγούμενων προσομοιώσεων, όπως αυτές παρουσιάζονται στις τρις προηγούμενες ενότητες καθώς και στην βιβλιογραφία. Έτσι, αποτυπώνεται το ποσοστό κάλυψης σφάλματος για κάθε ηλεκτρονικό κύκλωμα scan iscas '89, της εργασίας [1] της βιβλιογραφίας στον πίνακα (Table 2 pg. 2582) (4^η στήλη – [1]), της υλοποίησης στο κεφάλαιο 4 (5^η στήλη – Προτεινόμενο [5]), της υλοποίησης στο κεφάλαιο 5 (6^η στήλη – Προτεινόμενο[6]) καθώς και της υλοποίησης στο κεφάλαιο 5 (6^η

CUT	INPUTS	[1]	k	Προτειν-	k	Προτειν-	k	Προτειν-	k	Προτειν-
				όμενο		όμενο		όμενο		όμενο
				[4]		[5]		[6]		
s27	7	100%	5	100%	5	100%	5	100%	3	100%
s386	13	100%	8	100%	7	100%	7	100%	6	99.74%
s1488	14	-	10	100%	7	100%	7	100%	7	99.66%
s1494	14	99.47%	10	99.20%	7	99.20%	7	99.20%	7	98.87%
s208	19	100%	8	100%	7	100%	7	100%	7	99%
s820	23	-	11	100%	9	100%	9	100%	8	99.53%
s832	23	98.98%	11	98.39%	9	98.39	9	98.39%	8	97.7%
s349	24	99.41%	5	99.43%	5	99.43%	7	99.43%	5	99.43%
s382	24	100%	5	100%	5	100%	5	100%	5	100%
s400	24	-	5	99.58%	5	98.58%	5	98.58%	5	98.58%
s526	24	99.91%	9	99.82%	8	99.82%	8	99.82%	8	99.64%
s510	25	100%	7	100%	5	100%	5	100%	5	100%
s1196	32	99.96%	11	100%	10	100%	10	100%	10	99.84%
s1238	32	96.73%	11	94.91%	10	94.91%	10	94.91%	10	94.76%
s420	35	97.27%	11	97.67%	10	99.30%	10	99.30%	10	97.44%
s953	45	100%	10	100%	8	100%	8	100%	9	100%
s641	54	99.53%	10	98.27%	11	99.35%	11	99.35%	11	99.78%
s838.1	66	65.09%	9	72.29%	9	72.83%	8	75.19%	11	74.65%
s838	67	67.32%	5	84.83%	5	86.93%	5	86.93%	8	87.28%
s1423	91	99.09%	11	99.08	9	99.08	9	99.08%	10	99.08%
s9234.1	247	89.43%	11	89.89%	10	91.09%	10	91.09%	*1	*

¹ Δεν ήταν δυνατόν να προσομοιωθεί ο υπολογισμός των μοναδικών διανυσμάτων που παράγονται.

Πίνακας 7.2: Κάλυψη σφάλματος σε ηλεκτρονικά κυκλώματα SCAN ISCAS '89 τροφοδοτούμενα με διανύσματα δοκιμής που παράγονται από το κύκλωμα παραγωγής διανυσμάτων δοκιμής μου βασίζεται στο δυαδικό συσσωρευτή (Εικόνα 7.1).

CUT	INPUTS	[1]	k	Προτειν-	k	Προτειν-	k	Προτειν-	k	Προτει-
				όμενο		όμενο		όμενο		νόμενο
				[4]		[5]		[6]		
s5378	214	98.35%	9	98.59%	8	98.99%	11	99.03%	11	99.03%
s9234.1	247	89.43%	11	89.89%	10	91.09%	11	89.87%	*1	*
s15850.1	611	94.88%	11	93.59%	11	94.73%	11	94.07%	*	*
s13207.1	700	98.46%	11	97.64%	11	98.35%	11	98.05%	*	*
s38417	1664	97.44%	11	95.79%	11	97.07%	11	95.93%	*	*
s35932	1763	89.69%	6	89.81%	6	89.81%	6	89.81%	*	*

Πίνακας 7.3: Κάλυψη σφάλματος σε ηλεκτρονικά κυκλώματα SCAN ISCAS '89 μεγαλύτερου μεγέθους τροφοδοτούμενα με διανύσματα δοκιμής που παράγονται από το κύκλωμα παραγωγής διανυσμάτων δοκιμής που βασίζεται στο δυαδικό συσσωρευτή (Εικόνα 7.1).

¹ Δεν ήταν δυνατόν να προσομοιωθεί η κάλυψη σφάλματος.

8. Συσσωρευτής Οδηγούμενος από Καταχωρητή Ολίσθησης με Μη Γραμμική Ανάδραση με Επιστροφή Κρατούμενου και Υλοποίηση Δύο Διαστάσεων Καταχωρητή Σάρωσης

8.1 Εισαγωγή

Στην ενότητα αυτή θα αναπτύξουμε μία εξέλιξη του κυκλώματος συσσωρευτή που αναλύεται στην ενότητα [7], εισάγοντας την παραδοχή της αξιοποίησης του σήματος που παράγεται στο κρατούμενο του αθροιστή του συσσωρευτή. Στα κυκλώματα που έχουμε παρουσιάσει έως αυτό το κεφάλαιο, το κρατούμενο το οποίο παράγεται από τον αθροιστή του συσσωρευτή (ADDER) δεν αξιοποιείται. Ως αποτέλεσμα αυτού, έχουμε την απώλεια πληροφορίας η οποία θα μπορούσε να προσφέρει μεγαλύτερη τυχαιότητα στην παραγωγή διανυσμάτων από την διάταξη του κυκλώματος.

8.2 Περιγραφή Κυκλώματος

Στην παρακάτω εικόνα (Εικόνα 8.2) παρουσιάζεται η διάταξη ενός κυλώματος παραγωγής διανυσμάτων δοκιμής (Test Pattern Gnerator) υλοποιημένο με τη χρήση της διάταξης του συσσωρευτή. Όπως παρατητούμε στην διάταξη που αποτυπώνεται, υπάρχει ένα επιπλέον συστατικό, μία μονάδα μνήμης (flip flop) η οποία οδηγείται από το κρατούμενο του αθροιστή του συσσωρευτή. Στη συνέχεια, ύστερα το πέρας ενός κύκλου ρολογιού, το σήμα του κρατουμένου στην έξοδο οδηγείται στο κρατούμενο της εισόδου. Το σήμα ανάδρασης διαμορφώνεται πλέον με την άθροιση της εξόδου του αθροιστή και του κρατουμένου του αθροίσματος που προκύπτει στον προηγούμενο κύκλο, για κάθε κύκλο λειτουργίας του κυκλώματος.

Στην εικόνα (Εικόνα 8.2) παρουσιάζεται η πλήρης διάταξη του κυκλώματος παραγωγής διανυμσάτων αποτυπόνοντας τον τρόπο με τον οποίο τα διανύσματα (scan paths) οδηγούνται από τον καταχωρητή κατάστασης στο κύκλωμα που είναι υπό την διενέργεια ελέγχου ορθής λειτουργίας.



Εικόνα 8.1: Διαμόρφωση του σήματος ανάδρασης του αθροιστή με την ενσωμάτωση του κρατουμένου του προηγούμενου κύκλου.



Εικόνα 8.2: Διάταξη κυκλώματος TPG που οδηγείται από απαριθμητή NFSR και εφαρμόζει επιστροφή κρατουμένου στον αθροιστή (ADDER).

8.3 Κάλυψη Διανυσμάτων και Ποιότητα Παραγωγής

Στον παρακάτω πίνακα (Πίνακας 8.1) παρατηρούμε το πλήθος των παραγόμενων διανυσμάτων για κάθε μήκος συσσωρευτή (k) στο κλειστό εύρος [2, 12]. Στις γραμμές αναπαρίσταται η τετραγωνική ρίζα του μήκους των διανυσμάτων που παράγονται από το κύκλωμα παραγωγής «n», και στις στήλες το μήκος του συσσωρευτή «k» (ή βαθμίδες καταχωρητή Ολίσθησης NFSR). Ακόμα, στα δεξιά, επισυνάπτεται η περίοδος του καταχωρητή ολίσθησης (NFSR), «NFSR Period», που οδηγεί το κύκλωμα του συσσωρευτή, για κάθε n.

NFSR Stage														
				NESK SI	age							NESP Dariad		
n	12	11	10	9	8	7	6	5	4	3	2	NI SK FEHOU		
2	16	16	16	16	16	16	16	16	16	16	8	5		
3	224	224	224	224	224	224	224	212	159	54		8		
4	4864	4864	4864	4864	4800	4302	2649	916	241			16		
5	341675	304496	185323	85424	36075	13234	3984	993				32		
6	2505653	1165142	504128	189538	61367	16254	4033					64		
7	7227098	2807673	919917	259628	65281	16257						128		
8	14055837	4045402	1047552	261633	65281							256		
9	16694156	4192256	1047553	261633								512		
10	*1	4192257	1047553									1024		
11	*	4192257										2048		
12	*											4096		

Πίνακας 8.1: Κάλυψη διανυσμάτων για κάθε μέγεθος (μήκος) του συσσωρευτή και κάθε μήκος των παραγόμενων διανυσμάτων.

8.4 Προσομοίωση Διανυσμάτων Δοκιμής σε Πραγματικά Κυκλώματα

Στον πίνακα που παρουσιάζεται παρακάτω (Πίνακας 8.2) γίνεται η αποτύπωση των πειραματικών αποτελεσμάτων των μετρήσεων της κάλυψης σφάλματος, που επιτυγχάνεται με την εφαρμογή των διανυσμάτων δοκιμής που παράγονται από διατάξεις συσσωρευτών, όπως αυτός που αναλύεται στην ενότητα αυτή. Τα γενικά συμπεράσματα είναι ότι δεν παρατηρούνται σημαντικές βελτιώσεις σε σχέση με τα προηγούμενα πειράματα, παρ' όλα αυτά το σχήμα βελτιώνει την διαδικασία παραγωγής διανυσμάτων μειώνοντας τους κύκλους παραγωγής διανυσμάτων διότι αξιοποιείται πλήρως η ακολουθία σάρωσης στην παραγωγή των διανυσμάτων δοκιμής.

Στον πίνακα αποτυπώνεται η κάλυψη σφάλματος που επιτυγχάνεται σε κυκλώματα scan iscas '89, όπου σε κάθε γραμμή αποτυπώνεται η ονομασία του κυκλώματος καθώς και το μήκος της εισόδου «CUT» και «INPUT» αντίστοιχα. Στις στήλες («Προτεινόμενο [4]», «Προτεινόμενο [5]», «Προτεινόμενο [6]», «Προτεινόμενο [7]») αποτυπώνεται το ποσοστό κάλυψης σφάλματος που επιτυγχάνεται όταν η

¹ Δεν ήταν δυνατόν να προσομοιωθεί ο υπολογισμός των μοναδικών διανυσμάτων που παράγονται.

τροφοδοσία κάθε κυκλώματος που υποβάλλεται σε έλεγχο ορθής λειτουργίας (CUT), είναι διανύσματα δοκιμής που παράγονται από τις υλοποιήσεις των συσσωρευτών που αναλύονται στα (Κεφάλαια 4, 5, 6, και 7) αυτής της εργασίας. Στην στήλη «[1]» αποτυπώνεται τα ποσοστά κάλυψης σφάλματος για κάθε ηλεκτρονικό κύκλωμα scan iscas '89, της εργασίας [1] της βιβλιογραφίας στον πίνακα (Table 2 pg. 2582) (4^η στήλη – «[1]»). Τέλος, στην τελευταία στήλη αποτυπώνεται το ποσοστό κάλυψης ενός ηλεκτρονικού κυκλώματος όταν αυτό οδηγείται από έναν συσσωρευτή όπως αυτόν που παρουσιάζεται στην ενότητα αυτή.

CUT	INPUTS	[1]	k	Προτειν-								
				όμενο								
				[4]		[5]		[6]		[7]		
s27	7	100%	5	100%	5	100%	5	100%	3	100%	4	100%
s386	13	100%	8	100%	7	100%	7	100%	6	99.74%	7	99.74%
s1488	14	-	10	100%	7	100%	7	100%	7	99.66%	7	99.66%
s1494	14	99.47%	10	99.20%	7	99.20%	7	99.20%	7	98.87%	7	98.87%
s208	19	100%	8	100%	7	100%	7	100%	7	99%	7	100%
s820	23	-	11	100%	9	100%	9	100%	8	99.53%	8	99.53%
s832	23	98.98%	11	98.39%	9	98.39	9	98.39%	8	97.7%	8	99.7%
s349	24	99.41%	5	99.43%	5	99.43%	7	99.43%	5	99.43%	5	99.43%
s382	24	100%	5	100%	5	100%	5	100%	5	100%	5	100%
s400	24	-	5	99.58%	5	98.58%	5	98.58%	5	98.58%	5	98.58%
s526	24	99.91%	9	99.82%	8	99.82%	8	99.82%	8	99.64%	8	99.64%
s510	25	100%	7	100%	5	100%	5	100%	5	100%	5	100%
s1196	32	99.96%	11	100%	10	100%	10	100%	10	99.84%	10	99.84%
s1238	32	96.73%	11	94.91%	10	94.91%	10	94.91%	10	94.76%	10	94.76%
s420	35	97.27%	11	97.67%	10	99.30%	10	99.30%	10	97.44%	9	97.44%
s953	45	100%	10	100%	8	100%	8	100%	9	100%	9	100%
s641	54	99.53%	10	98.27%	11	99.35%	11	99.35%	11	99.78%	10	99.57%
s838.1	66	65.09%	9	72.29%	9	72.83%	8	75.19%	11	74.65%	11	72.39%
s838	67	67.32%	5	84.83%	5	86.93%	5	86.93%	8	87.28%	8	87.05%
s1423	91	99.09%	11	99.08	9	99.08	9	99.08%	10	99.08%	10	99.08%
s9234.1	247	89.43%	11	89.89%	10	91.09%	10	91.09%	*	*	*1	*

Πίνακας 8.2: Κάλυψη σφάλματος σε κυκλώματα scan iscas '89 προσομοιώνοντας διανύσματα δοκιμής τα οποία έχουν παραχθεί από το σχήμα που παρουσιάζεται στην εικόνα (Εικόνα 8.1).

9. Συμπεράσματα

Μέσω της συγκεκριμένης εργασίας, αναδεικνύεται η ανάγκη για διαρκή εξέλιξη των κυκλωμάτων υλικού που αποσκοπούν στην κατασκευή κυκλωμάτων παραγωγής διανυσμάτων δοκιμής. Ακόμη, όπως αναδεικνύεται σε κάθε υλοποίηση που παρουσιάστηκε παραπάνω, στόχος των συγκεκριμένων κυκλωμάτων, είναι ο πλήρης έλεγχος ορθής λειτουργίας κάθε ηλεκτρονικού κυκλώματος, ή με όσο μεγαλύτερη κάλυψη δύναται. Ένα ακόμη κριτήριο, το οποίο αναδεικνύει την ποιότητα κάλυψης, είναι οι

¹ Δεν ήταν δυνατόν να προσομοιωθεί η κάλυψη σφάλματος.

υλικοί πόροι που μπορούν να διατεθούν σε ένα κύκλωμα παραγωγής διανυσμάτων δοκιμής, καθώς και ο χρόνος (βήματα και κύκλοι λειτουργίας) που απαιτείται για τον κάθε έλεγχο. Για αυτό, αρχικός στόχος είναι ο βέλτιστος έλεγχος της ορθής λειτουργίας ενός ηλεκτρονικού κυκλώματος, με όσον το δυνατόν λιγότερα βήματα και χρόνο.

Επιπροσθέτως, παρουσιάσαμε πέντε υλοποιήσεις κυκλωμάτων παραγωγής διανυσμάτων δοκιμής (Test Pattern Generators), βασισμένα στην διάταξη του συσσωρευτή. Κοινός παράγοντας των κυκλωμάτων που παρουσιάστηκαν, αποτελεί ένας καταχωρητής ολίσθησης, Μη-Γραμμικής ανάδρασης (NFSR). Σκοπός αυτού, ήταν η τροφοδοσία του εκάστοτε κυκλώματος.

Το σχήμα παραγωγής διανυσμάτων των κυκλωμάτων που υλοποιήθηκαν, βασίστηκε στο σχήμα παραγωγής ελέγχου σε ακολουθία σάρωσης (test-per-scan). Στα κυκλώματα των κεφαλαίων 4, 5 και 6 αντίστοιχα, η ακολουθία σάρωσης τροφοδοτείται, από το σήμα μίας θέσης του καταχωρητή κατάστασης. Στα κεφάλαια 7 και 8, αξιοποιείται εξ' ολοκλήρου το μήκος του καταχωρητή κατάστασης, εισάγοντας την έννοια της δυσδιάστατης διαμόρφωσης της ακολουθίας σάρωσης. Έτσι παράγονται διανύσματα δοκιμής (n x n), όπου n το μήκος του καταχωρητή κατάστασης (ή ο αριθμός των βαθμίδων).

Με την παρουσίαση μετρήσεων, προσομοιώσεων κάλυψης διανυσμάτων δοκιμής και κάλυψης σφαλμάτων σε πραγματικά κυκλώματα «scan iscas '89», αποδεικνύεται σε πειραματικό επίπεδο η βελτιωμένη αρχιτεκτονική των συσσωρευτών, ως μονάδες παραγωγής διανυσμάτων δοκιμής (TPG).

Καταλήγοντας, στα κεφάλαια 4 έως 8 παρουσιάζεται μία τυπική σύγκριση των αποτελεσμάτων των μετρήσεων μεταξύ της επισυναπτόμενης βιβλιογραφίας και κάθε πειράματος με παράθεση μετρήσεων.

Βιβλιογραφία

- [1] Kagaris D., Karpodinis P., Nikolos D., «On Obtaining Maximum-Length Sequences for Accumulator-Based Serial TPG,» IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS, VOL. 25, NO. 11, NOVEMBER 2006.
- [2] Dimitrakopoulos G., Nikolos D., Bakalis D, «Bit-Serial Test Pattern Generation by an Accumulator behaving as a Non-Linear Feedback Shift Register».
- [3] Voyiatzis Ioannis, Efstathiou Costas, «Accumulator-based Generation for Serial TPG, Department of Informatics, Technological Educational Institute of Athens, Greece».
- [4] Kewal K. Saluja, «Linear Feedback Shift Registers Theory and Applications,» Department of Electrical and Computer Engineering Univarsity of Wisconsin-Madison, 1991.
- [5] Mukhopadhyay Sourav; Sarkar Palash, «Application of LFSRs for Parallel Sequence Generation in Cryptologic Algorithms».
- [6] C. Stroud, «Linear Feedback Shift Registers (LFSRs),» Dept. of ECE, Auburn Univ. 10/04.
- [7] Kharagpur, «Testing of Embedded System, Version 2 EE IIT».
- [8] I. Voyiatzis, C. Efstathiou, G. Saousopoulos, H. Antonopoulou, K. Galanou, «Low-Overhead Twodimensional test pattern generation».
- [9] Voyiatzis I, Paschalis A., Nikolos D., Halatsis C., «Accumulator-based BIST Approach for two-pattern testing,» *Journal of Electronic Testing: Theory and Applications*, τόμ. 15, αρ. 3, pp. 267 278, December 1999.