dc.contributor.advisor | Βογιατζής, Ιωάννης | |
dc.contributor.author | Φωτόπουλος, Ευάγγελος | |
dc.date.accessioned | 2025-01-16T12:25:20Z | |
dc.date.available | 2025-01-16T12:25:20Z | |
dc.date.issued | 2024-12 | |
dc.identifier.uri | https://polynoe.lib.uniwa.gr/xmlui/handle/11400/8266 | |
dc.description.abstract | Η παρούσα εργασία εστιάζει στη βελτίωση της αξιοπιστίας ολοκληρωμένων κυκλωμάτων μέσω της ανάπτυξης μιας καινοτόμου τεχνικής ενσωματωμένης αυτοδοκιμής, γνωστής ως RABIT (Reduced overhead Accumulator-Based BIST scheme for Two-pattern generation). Η τεχνική RABIT είναι σχεδιασμένη για την παραγωγή όλων των δυνατών ζευγών διανυσμάτων ελέγχου για εφαρμογές αυτοδοκιμής και παρέχει υψηλή κάλυψη ελαττωμάτων με ελάχιστο επιπλέον υλικό. Αξιοποιώντας έναν συσσωρευτή σε συνδυασμό με ένα δυαδικό απαριθμητή ή έναν Καταχωρητή Ολίσθησης Μη-γραμμικής Ανάδρασης (NFSR), η μέθοδος αυτή μπορεί να προσφέρει ολοκληρωμένο έλεγχο με περιορισμένο κόστος υλικού.
Περιγράφονται αναλυτικά το θεωρητικό υπόβαθρο και οι αλγόριθμοι που υποστηρίζουν τη μεθοδολογία, ενώ παρουσιάζονται δύο κύριες υλοποιήσεις: μια βασισμένη σε δυαδικό απαριθμητή και μια βασισμένη σε NFSR. Το σύστημα RABIT χρησιμοποιεί τις δυνατότητες του απαριθμητή για τη δημιουργία μοναδικών ζευγών διανυσμάτων, τα οποία εφαρμόζονται στο υπό έλεγχο κύκλωμα με στόχο τη μέγιστη δυνατή ανίχνευση ελαττωμάτων. Η προσέγγιση RABIT επιτυγχάνει σημαντική εξοικονόμηση υλικού σε σύγκριση με άλλες τεχνικές παραγωγής ζευγών διανυσμάτων, καθιστώντας την ιδιαίτερα κατάλληλη για ενσωματωμένες εφαρμογές όπου το κόστος και η αποδοτικότητα είναι κρίσιμοι παράγοντες.
Η τεχνική βασισμένη σε απαριθμητή δεν απαιτεί πρόσθετο υλικό πέραν των ήδη υπαρχόντων μονάδων (συσσωρευτή και απαριθμητή), γεγονός που την καθιστά εξαιρετικά οικονομική. Από την άλλη πλευρά, η χρήση του NFSR απαιτεί ελάχιστο επιπλέον υλικό, όπως μία πύλη AND δύο εισόδων για τη δημιουργία του σήματος υπερχείλισης, διατηρώντας παράλληλα την αποτελεσματικότητα της μεθόδου.
Η εργασία αυτή συνεισφέρει στην εξέλιξη των τεχνικών αυτοδοκιμής με τη μείωση του κόστους και την απλοποίηση του απαιτούμενου υλικού, ενώ παράλληλα διασφαλίζει υψηλή αξιοπιστία και κάλυψη ελαττωμάτων για σύγχρονα κυκλώματα. Η τεχνική RABIT ανοίγει νέους δρόμους για περαιτέρω βελτιστοποίηση και αποτελεί βάση για μελλοντική έρευνα σε πιο σύνθετα συστήματα και νέες κατηγορίες ελέγχου ελαττωμάτων. | el |
dc.format.extent | 94 | el |
dc.language.iso | el | el |
dc.publisher | Πανεπιστήμιο Δυτικής Αττικής | el |
dc.rights | Αναφορά Δημιουργού - Μη Εμπορική Χρήση - Παρόμοια Διανομή 4.0 Διεθνές | * |
dc.rights | Αναφορά Δημιουργού - Μη Εμπορική Χρήση - Παρόμοια Διανομή 4.0 Διεθνές | * |
dc.rights | Αναφορά Δημιουργού - Μη Εμπορική Χρήση - Παρόμοια Διανομή 4.0 Διεθνές | * |
dc.rights.uri | http://creativecommons.org/licenses/by-nc-sa/4.0/ | * |
dc.subject | BIST | el |
dc.subject | RABIT | el |
dc.subject | Ενσωματωμένη αυτοδοκιμή | el |
dc.subject | Built-in self testing | el |
dc.title | Αύξηση αξιοπιστίας αλοκληρωμένων κυκλωμάτων με παραγωγή ζευγών διανυσμάτων ελέγχου σε περιβάλλον αυτοδοκιμής | el |
dc.title.alternative | Enhancing the reliability of integrated circuits by generating pairs of test vectors in a built-in self-test environment | el |
dc.type | Μεταπτυχιακή διπλωματική εργασία | el |
dc.contributor.committee | Γιαννακόπουλος, Παναγιώτης | |
dc.contributor.committee | Φατούρος, Σταύρος | |
dc.contributor.faculty | Σχολή Μηχανικών | el |
dc.contributor.department | Τμήμα Μηχανικών Πληροφορικής και Υπολογιστών | el |
dc.contributor.master | Επιστήμη και Τεχνολογία της Πληροφορικής και των Υπολογιστών | el |
dc.description.abstracttranslated | This study presents the development of a novel Built-In Self-Test (BIST) technique, the RABIT (Reduced overhead Accumulator-Based BIST scheme for Two-pattern generation), designed for high-efficiency fault coverage in integrated circuits with minimal hardware requirements. RABIT utilizes an accumulator combined with either a binary counter or a Non-Linear Feedback Shift Register (NFSR) to generate all possible n-bit pattern pairs necessary for two-pattern testing, thus enabling comprehensive fault detection within circuits.
We detail both the theoretical framework and the algorithmic foundations of RABIT, accompanied by two core hardware implementations: one using a binary counter and the other an NFSR. Each implementation leverages the accumulator’s input flexibility to achieve exhaustive fault coverage, with the counter-based version introducing no additional hardware overhead beyond existing components, and the NFSR-based setup requiring only minimal additions. This efficient design significantly reduces the material cost compared to other two-pattern test generation techniques, making RABIT especially suitable for resource-constrained embedded applications.
By optimizing both the setup and operational costs associated with pattern generation, RABIT offers a scalable and reliable solution for high-performance BIST applications. The study also highlights the potential for further adapting RABIT to meet emerging demands in nanoscale devices, where space and efficiency are critical. Overall, RABIT’s architecture lays a foundation for future advancements in self-test methodologies, contributing to the development of cost-effective and robust testing solutions for next-generation electronics. | el |