Σχεδιασμός και προσομοίωση λειτουργίας του VSM επεξεργαστή σε γλώσσα VHDL
Design and simulation of operation of the VSM processor in VHDL language
Λέξεις-κλειδιά
Επεξεργαστής ; VHDL ; VSMΠερίληψη
Η παρούσα διπλωματική εργασία ασχολείται με το σχεδιασμό και την προσομοίωση λειτουργίας επεξεργαστή VSM σε γλώσσα VHDL. Κύριο χαρακτηριστικό των επεξεργαστών αυτής της οικογένειας είναι οι μικρές τους διαστάσεις αλλά και η απλότητα του σχεδιασμού τους.
Περίληψη
The present thesis concerns the design and simulation of VSM processor operation in VHDL language. The main feature of the processors of this family is their small dimensions but also the simplicity of their design.
Αριθμός σελίδων
76Σχολή
Σχολή ΜηχανικώνΑκαδημαϊκό Τμήμα
Τμήμα Μηχανικών Πληροφορικής και ΥπολογιστώνΓλώσσα
ΕλληνικάΣυλλογή
Εκτός από όπου επισημαίνεται κάτι διαφορετικό, το τεκμήριο διανέμεται με την ακόλουθη άδεια:
Αναφορά Δημιουργού - Μη Εμπορική Χρήση - Παρόμοια Διανομή 4.0 Διεθνές
Αναφορά Δημιουργού - Μη Εμπορική Χρήση - Παρόμοια Διανομή 4.0 Διεθνές