Σχεδιασμός και προσομοίωση λειτουργίας του VSM επεξεργαστή σε γλώσσα VHDL
Design and simulation of operation of the VSM processor in VHDL language
Keywords
Επεξεργαστής ; VHDL ; VSMAbstract
Η παρούσα διπλωματική εργασία ασχολείται με το σχεδιασμό και την προσομοίωση λειτουργίας επεξεργαστή VSM σε γλώσσα VHDL. Κύριο χαρακτηριστικό των επεξεργαστών αυτής της οικογένειας είναι οι μικρές τους διαστάσεις αλλά και η απλότητα του σχεδιασμού τους.
Abstract
The present thesis concerns the design and simulation of VSM processor operation in VHDL language. The main feature of the processors of this family is their small dimensions but also the simplicity of their design.
Number of pages
76Faculty
Σχολή ΜηχανικώνAcademic Department
Τμήμα Μηχανικών Πληροφορικής και ΥπολογιστώνLanguage
GreekCollections
Except where otherwise noted, this item's license is described as
Αναφορά Δημιουργού - Μη Εμπορική Χρήση - Παρόμοια Διανομή 4.0 Διεθνές
Αναφορά Δημιουργού - Μη Εμπορική Χρήση - Παρόμοια Διανομή 4.0 Διεθνές